FPGA Verilog VHDL 高位合成【超】低レイヤー Part1

FPGA Verilog VHDL 高位合成【超】低レイヤー Part1 (6ﾚｽ)
上下前次 1-新

5: 2025/07/12(土)11:04 ID:tq7D7WVM(4/5) AAS
俺、電子回路とか作りたいわけじゃなくて、エミュレータを作るとか、ファミコンのプログラムを組む気分でCPU作ったりCPU制御したりしたいのでこっちで話したいな。