FPGA Verilog VHDL 高位合成【超】低レイヤー Part1

FPGA Verilog VHDL 高位合成【超】低レイヤー Part1 (6ﾚｽ)
上下前次 1-新

1: 2025/07/12(土)10:16 ID:tq7D7WVM(1/5) AAS
FPGA で CPU を作るとか HDMI 出力するとかするスレ
Verilog で書いてシミュレーションしたり、FPGAに書き込んで動かしたり。