知能研究スレ2©2ch.net

[過去ﾛｸﾞ] 知能研究スレ2©2ch.net (224ﾚｽ)
上下前次 1-新

このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索歴削→次ｽﾚ栞削→次ｽﾚ過去ﾛｸﾞﾒﾆｭｰ

71(1): yamaguti~貸 2017/09/10(日)22:23 ID:vLQGrlPG(12/16) AAS
Page 74

第5層
最後のフィード・フォワード層 ry 3 層と似ているが 3 つの違い ry
。第一の違いは第 5 層が時間の概念を付加 ry
。第 3 層は次に「何」が起こるかを予測するが、それが「いつ」起こるかを教えてくれない。
しかしながら、話し言葉 ry 音の間の相対的なタイミングが重要 ry
運動動作 ry 筋肉の活性化のタイミング ry
省18

72: 71 2017/09/10(日)22:24 ID:vLQGrlPG(13/16) AAS
まとめると、第 5 層は特定のタイミング、注意、運動行動を結びつける。
これらが互いにどのように関わりあうかについては多くの謎 ry 。
ry ポイントは、HTM 大脳皮質性学習アルゴリズムのバリエーションが
特定のタイミングを容易に組み入れることができ、別々の皮質の層を結合することができる ry

第2層と第6層
第 6 層は下位のリージョンへフィードバックする軸索の起点である。
第 2 層についてはほとんど知られていない。 ry 2 層が第 3 層と比べて
省4

73(1): yamaguti~貸 2017/09/10(日)22:54 ID:vLQGrlPG(14/16) AAS
Page 75

だけは指摘することができる。よって我々はこれらもまた、
HTM 大脳皮質性学習アルゴリズムの一形態を実行していると提唱する。

HTM リージョンは新皮質の何に相当するか？
我々は 2 種 ry 実装した。
一方は可変長記憶のためにカラムごとに複数のセルを持たせるもので、
他方は一次記憶のためにカラムごとに単一のセルを持たせるものである。
省9

74: 73 2017/09/10(日)22:59 ID:vLQGrlPG(15/16) AAS
BEｱｲｺﾝ:nida.gif
まとめ

HTM 大脳皮質性学習アルゴリズムは我々が新皮質の神経器官の基本構成要素
と信じているものを具現化するものである。それは水平接続されたニューロンの層が
どのようにして疎分散表現のシーケンスを学習するのかを示している。
HTM 大脳皮質性学習アルゴリズムの各バリエーションが、
互いに関連するが異なる目的を持つ、新皮質の異なる層で使われる。
省12

75: yamaguti~貸 2017/09/10(日)23:01 ID:vLQGrlPG(16/16) AAS
BEｱｲｺﾝ:nida.gif
Page 76

するものはない。しかしながら、これらの層でよく見られる水平接続を考えると、
何らかの形でシーケンス記憶を学習 ry

76(1): yamaguti~貸 2017/09/24(日)19:11 ID:ma5WYMpw(1/8) AAS
BEｱｲｺﾝ:nida.gif
Page 77

用語の説明

ノート： ry 、一般的な意味とは異なるものもある。
説明文中で大文字で示されたもの83は、この用語説明で説明されていることを示す。

77: 76 2017/09/24(日)19:15 ID:ma5WYMpw(2/8) AAS
BEｱｲｺﾝ:nida.gif
アクティブ状態
（Active State）
フィード・フォワード（Feed-Forward）入力によってセル（Cells）がアクティブになった状態
ボトムアップ
（Bottom-Up）84
フィード・フォワード（Feed-Forward）と同義語
省23

78(1): yamaguti~貸 2017/09/24(日)19:19 ID:ma5WYMpw(3/8) AAS
BEｱｲｺﾝ:nida.gif
Page 78

望ましい密度
（Desired Density）
リージョン（ Region ）へのフィード・フォワード（Feed-Forward）入力によって
アクティブになるカラム（Column）の望ましいパーセンテージ。
このパーセンテージは、フィード・フォワード入力のファンアウト85に依存して変化
省24

79: 78 2017/09/24(日)19:21 ID:ma5WYMpw(4/8) AAS
BEｱｲｺﾝ:nida.gif
HTMネットワーク
（HTM Network）
HTMリージョン（HTM Region）の階層構造（Hierarchy）
HTMリージョン
（HTM Region）
HTMにおいて、記憶と予測（Prediction）を行う主要構成要素。
省6

80(1): yamaguti~貸 2017/09/24(日)19:25 ID:ma5WYMpw(5/8) AAS
BEｱｲｺﾝ:nida.gif
Page 79

推論
（Inference）
空間的ないし時間的入力パターンが、以前に学習したパターンと似ていると認識すること
抑制半径
（InhibitionRadius）
省24

81: 80 2017/09/24(日)19:27 ID:ma5WYMpw(6/8) AAS
BEｱｲｺﾝ:nida.gif
予測
（Prediction）
フィード・フォワード（Feed-Forward）入力によって、
セル（Cells）が近い将来アクティブになるであろうということを、
（予測状態の）アクティブ化によって示すこと。
HTMリージョン（HTM Region）はしばしば、将来起こりうる入力を同時に多数予測する。
省12

82: yamaguti~貸し多大 2017/09/24(日)19:30 ID:ma5WYMpw(7/8) AAS
BEｱｲｺﾝ:nida.gif
yamaguti~貸し多大

Page 80

空間プーリング
（Spatial Pooling）
入力に対して疎分散表現を計算する処理。空間プーリングの一つの特徴は、
オーバラップする入力パターンを同じ疎分散表現に対応付けられることである。
省18

83(2): yamaguti~貸 2017/09/24(日)19:46 ID:ma5WYMpw(8/8) AAS
BEｱｲｺﾝ:nida.gif
>492 ：オーバーテクナナシー：2017/09/23(土) 19:54:47.75 ID:vY4r2i0B
> 脳の大脳新皮質の学習は100ミリ秒未来の予測と実際との誤差を教師信号として学習される説を提案。
> 視床枕が予測を映し出すスクリーンの役目を担い、α波に従って予測と実際を切り替えその誤差が各領域に伝搬され逆誤差伝搬法と同じ更新がされる
>外部ﾘﾝｸ:arxiv.org
>Twitterﾘﾝｸ:hillbig

外部ﾘﾝｸ:translate.google.jp
省19

84(1): yamaguti~貸 2017/09/26(火)16:44 ID:KkB3K1pk(1) AAS
BEｱｲｺﾝ:nida.gif
> 750 オーバーテクナナシー 2017/09/26(火) 15:15:40.52 ID:g8erRGmf
> Intelがクラウドに依存せずチップ単体で自律的に学習していけるAIチップ「Loihi」を開発中 - GIGAZINE
> 外部ﾘﾝｸ:gigazine.net
> ほんとぉ？

> 752 オーバーテクナナシー 2017/09/26(火) 15:21:41.28 ID:lqqUzEBp
> Intelがクラウドに依存せずチップ単体で自律的に学習していけるAIチップ「Loihi」を開発中
省14

85: 2017/09/26(火)18:28 ID:I0Q38s3a(1) AAS
言語とか数字みたいなメタ認知も大脳新皮質なの？

86(1): yamaguti~貸 2017/10/12(木)18:20 ID:uqwJ7Vy7(1/2) AAS
BEｱｲｺﾝ:nida.gif
>167 オーバーテクナナシー 2017/10/09(月) 23:01:57.90 ID:5Ggq/e4S
:
> 再帰型ニューラルネットワーク（RNN）による長期的な学習の困難さを解決する方法として、DilatedRNN というモデルが提案された。
> 再帰の間隔を空けた層を用いることで、勾配消失問題が緩和され、並列計算も容易になる。
>外部ﾘﾝｸ:arxiv.org

> Title: 拡張リカレントニューラルネットワーク
省12

87: 86 2017/10/12(木)18:23 ID:uqwJ7Vy7(2/2) AAS
BEｱｲｺﾝ:nida.gif
外部ﾘﾝｸ[pdf]:webcache.googleusercontent.com
2chｽﾚ:future HTM
外部ﾘﾝｸ:google.jp
外部ﾘﾝｸ:google.jp
外部ﾘﾝｸ:google.jp
外部ﾘﾝｸ:google.jp

88: 2017/10/12(木)18:29 ID:2sBJMNar(1) AAS
おい答えろ
著作物転載ガイジ

89: 2017/12/24(日)09:23 ID:hjyZKgB0(1) AAS
参考までに、未来技術というか自分で簡単にＰＣで収入を得られる方法など
⇒　『山中のムロロモノス』というブログで見ることができるらしいです。

グーグル等で検索⇒『山中のムロロモノス』

SB27GME400

90: ウルトラスーパーハイパービジネスフォンドルルモンバーストモード [aga] 2018/01/18(木)10:16 ID:g1AG1xN1(1) AAS
アルマジモンは強烈だよ
アルマジモンは強豪だよ
アルマジモンは強剛だよ
アルマジモンは強靭だよ
アルマジモンは強者だよ
アルマジモンは強大だよ
アルマジモンは強力だよ
省15

91: 2018/02/04(日)16:32 ID:Ie7zZ0o6(1/4) AAS
>>83
ホーキンスはこれを15年以上前に気づいていた。

感覚器官からの入力とは逆向きの入力が、記憶の連想による予測を行っているというホーキンスの理論は正しかった。

92: [age] 2018/02/04(日)16:36 ID:Ie7zZ0o6(2/4) AAS
>>83
ホーキンスはこれを15年以上前に気づいていた。

感覚器官からの入力とは逆向きの入力が、記憶の連想による予測を行っているというホーキンスの理論は正しかった。

93(1): [age] 2018/02/04(日)16:41 ID:Ie7zZ0o6(3/4) AAS
シナプスの結合パターンで幾らでも高度な連想が可能。

94(2): [age] 2018/02/04(日)16:57 ID:Ie7zZ0o6(4/4) AAS
あらゆる思考は感覚器官とは逆向きの入力、つまり連想と言える。

推論や想像などの言葉は普遍的な連想パターンで区別しているにすぎない。

これがホーキンス氏が提唱する知能の本質。

>>93
ホーキンス氏は現在、この「シナプスの結合パターン」、
脳の柔軟な認識が可能な記憶の繋がりがどのようにして形成されているのか研究している。

95: ウルトラスーパーハイパークルーソードルルモンバーストモード [age] 2018/02/09(金)03:05 ID:rSEeg8uX(1) AAS
デジモンフロンティアの連勝
デジモンフロンティアの奇勝
デジモンフロンティアの全勝
デジモンフロンティアの完勝
デジモンフロンティアの必勝
デジモンフロンティアの優勝
デジモンフロンティアの制勝
省15

96: 2018/03/10(土)23:45 ID:M5WGwYKK(1) AAS
>>94
んなコターねぇー、だから、ダメなんだ。
もっとよく考えて見ろ、違うだろ、気づかないのか？

97(1): 2018/03/10(土)23:53 ID:NPHL/5lq(1) AAS
>>94
プログラムの動作は演算の組み合わせだ
みたいなことを言うのと同じだと思う。
あたりまえだしだったらあれするには
こう作ればいいにできない。

98: 2018/05/17(木)12:55 ID:6koctVbj(1) AAS
いろいろと役に立つPCさえあれば幸せ小金持ちになれるノウハウ
暇な人は見てみるといいかもしれません
グーグルで検索するといいかも『ネットで稼ぐ方法　モニアレフヌノ』

UDKLJ

99: yamaguti 2018/05/21(月)00:40 ID:ZE4GNR2G(1) AAS
BEｱｲｺﾝ:nida.gif
>>84
>427 オryｰ 0518 1130 MoLfZWhr
>354 オryｰ /0517 1422 z3hpZn2q
> 【IT】IntelのAIチップ「Loihi」、2019年に小型ネズミの頭脳レベルに
> 2chｽﾚ:bizplus
:

100(2): yamaguti 2018/06/29(金)12:37 ID:kHBj2QJM(1/4) AAS
BEｱｲｺﾝ:nida.gif
>844 オryｰ 180628 1126 8Ecc/3xB
> DeepMindが偽(既存)のAI特許出願をしているベン・ゲーツェル[馬鹿馬鹿しい]
> 外部ﾘﾝｸ[html]:multiverseaccordingtoben.blogspot.com

>851 オryｰ 0628 1246 TPCgic+r
> >844
> やっぱりヌメンタがナンバーワン！
省10

101(1): yamaguti 2018/06/29(金)12:49 ID:kHBj2QJM(2/4) AAS
BEｱｲｺﾝ:nida.gif
>>100
> , for instance:
> 。たとえば、
:
> 溺ethods, systems, and apparatus, including computer programs encoded on a computer storage medium, for environment simulation.
> "環境シミュレーションのためのコンピュータ記憶媒体上にコード化されたコンピュータプログラムを含む方法、システム、および装置。
省16

102(2): yamaguti [sageRiijonKapuseru] 2018/06/29(金)13:00 ID:kHBj2QJM(3/4) AAS
BEｱｲｺﾝ:nida.gif
>>100-101
>174 yamaguti 180527 1946 36TMfdUR?
> >152-173
> 2chｽﾚ:future Hannyou AI/AL / HTM Kapuseru # SoBunsan NN
> 2chｽﾚ:future Hannyou AI/AL / HTM # YuugouGijutu <-> NN TuijuuYosoku
> 2chｽﾚ:future HTM Kapuseru
省11

103(1): yamaguti 2018/06/29(金)15:41 ID:kHBj2QJM(4/4) AAS
BEｱｲｺﾝ:nida.gif
>924 180629 0633 NiYm+KPI
> 特化型AIをブロックチェーンでつないで汎用型AIを作る＝SingularityNet
>外部ﾘﾝｸ:aishinbun.com
> 画像認識AI、自然言語解析AI、音声認識AI、翻訳AI、文書生成AI・・・。特化型AIはものすごい勢いで進化
>
> 香港在住のAI技術者Ben Goertzel氏率いるSingularityNetは、こうした特化型AIを結びつけることで汎用型AIを構築できるプラットフォームの開発
省22

104: ウルトラスーパーハイパーフォーマットスパーダモンバーストモード [age] 2018/08/06(月)04:22 ID:mUbSQdkd(1) AAS
拙者はアンドロモンが好きだよ、拙者はアンドロモンが御好みだよ、拙者はアンドロモンが大好きだよ、拙者はアンドロモンを愛好するよ、拙者はアンドロモンを嗜好するよ、拙者はアンドロモンは友好するよ
寧ろ逆にアンドロモンを大切にするよ、他に別にアンドロモンを大事にするよ、例え仮に其れでもアンドロモンを重視するよ、特にアンドロモンを尊敬するよ、もしもアンドロモンを褒めるよ
十中八九アンドロモンを希望するよ、森羅万象アンドロモンを渇望するよ、無我夢中アンドロモンを要望するよ、五里霧中アンドロモンを切望するよ、天上天下アンドロモンを熱望するよ、是非ともアンドロモンを祈願するよ
100%アンドロモンに決定だよ、十割アンドロモンに限定だよ、確実にアンドロモンに指定だよ、絶対にアンドロモンに認定だよ、必ずアンドロモンに確定だよ
当然アンドロモンは斬新奇抜だよ、無論アンドロモンは新機軸だよ、勿論アンドロモンは独創的だよ、一応アンドロモンは個性的だよ、多分アンドロモンは画期的だよ
アンドロモンは強いよ、アンドロモンは強力だよ、アンドロモンは強大だよ、アンドロモンは強者だよ、アンドロモンは強豪だよ、アンドロモンは強剛だよ、アンドロモンは強靭だよ、アンドロモンは強烈だよ
アンドロモンの勝ち、アンドロモンの勝利、アンドロモンの大勝利、アンドロモンの完全勝利、アンドロモンの圧勝、アンドロモンの楽勝
省2

105(1): yamaguti 2018/08/12(日)18:51 ID:ltAhnLdz(1/50) AAS
BEｱｲｺﾝ:nida.gif
Google 翻訳

arXiv：1803.06617v1 [cs.AR] 2018年3月18日　　外部ﾘﾝｸ:arxiv.org
Microsoft Researchテクニカルレポート
2014年1月に作成。 2018年3月リリース

面積の効率的な高ILP EDGEソフトプロセッサの実装に向けて

ジャングレイ
省12

106(1): >>105 2018/08/12(日)19:02 ID:ltAhnLdz(2/50) AAS
BEｱｲｺﾝ:nida.gif
1. 前書き

　設計の生産性は、リコンフィギュラブル ry の課題 ry
? ワークロードをゲートに移植し、 ry 。
ワークロードをゲートに移し、10^2〜10^4秒のビットストリーム再設計の設計反復に耐えるのは高価です。
ソフトプロセッサアレイオーバーレイは、これらのコストを軽減 ry
? 高価な初期ポートは、ソフトプロセッサーを対象 ry 。
省16

107(1): >>106 2018/08/12(日)19:05 ID:ltAhnLdz(3/50) AAS
BEｱｲｺﾝ:nida.gif
? 　 ry ソフトプロセッサの代わりにVLIW [5]、[6]またはベクトル[7]、[8]コア。
　より高い命令レベル並列（ILP）マイクロアーキテクチャをターゲットとする設計研究は、典型的には、アウトオブオーダー（OoO）[9] -- [11]ソフトプロセッサコアの代替としてのVLIW [5]、[6]またはベクトル[7]、[8] アーキテクチャを挙げれます。
スーパースカラOoOマイクロアーキテクチャの問題は、レジスタの名前を変更し、命令をデータフロー順にスケジューリングし、誤特定した後にクリーンアップし、正確な例外のために結果を順序通りにリタイアさせるために必要な機械の複雑さです。
? これは、 ry 多数ポートCAM、 ry 、これらのすべてがFPGAで面積が集中する。
これにより、深い多ポートレジスタファイル、データフロー命令スケジューリングウェイクアップのための多ポートCAM、および多くのワイドバスマルチプレクサおよびバイパスネットワークなどの高価な回路を必要とし、これらのすべてがFPGAの面積消費を加速する。
? ry 、マルチリード、マルチライトRAMは、レプリケーション、 ry 。
省11

108: yamaguti 2018/08/12(日)19:10 ID:ltAhnLdz(4/50) AAS
BEｱｲｺﾝ:nida.gif
2chｽﾚ:future

109(3): >>107 2018/08/12(日)19:11 ID:ltAhnLdz(5/50) AAS
AA省

110(3): >>109 2018/08/12(日)19:12 ID:ltAhnLdz(6/50) AAS
BEｱｲｺﾝ:nida.gif
インストラクションウィンドウ

? オペラ・バッファ　　BP 0 1
オペランド・バッファ　　BP 0 1
READ　　　　R0
　　2R
READ　　　　R7
省13

111(1): >>110 2018/08/12(日)19:14 ID:ltAhnLdz(7/50) AAS
BEｱｲｺﾝ:nida.gif
　EDGEアーキテクチャ[12]、[14] -- [16]は、アトミックにフェッチ、実行、およびコミットされる命令ブロック内で編成された命令を実行する。
ブロック内の命令はデータフローの順番で実行されるため、高価なレジスタの名前変更の必要性がなくなり、効率的なアウトオブオーダ ry 。
? ry 明示的に符号化し、、マイクロアーキテクチャが実行時にこれらの依存性を再発見するのを解放する。
コンパイラは、命令セット・アーキテクチャを通じてデータ依存性を明示的にエンコードし、これらの依存性の実行時再探索からマイクロアーキテクチャを解放する。
? ry 直接データ依存です。
述語を使用すると、ブロック内のすべてのブランチはデータフロー命令に変換され、メモリ以外のすべての依存関係は直接データ依存となる。
省9

112(1): >>111 2018/08/12(日)19:15 ID:ltAhnLdz(8/50) AAS
BEｱｲｺﾝ:nida.gif
　図2に一般的な命令フォーマットを示します。 >>110
各EDGE命令は32ビットで、最大2つのターゲット命令のエンコードをサポートしています。
? ry 消費者の指示については、コンパイラは移動命令を使用して ry 高いファンアウト命令を割り当てることができます[15]。
ターゲットフィールドより多くのコンシューマを伴う命令については、コンパイラは move 命令を使用してファンアウトツリーを構築するか、ブロードキャストに高ファンアウトな命令を割り当てることができます[15]。
ブロードキャストは、軽量ネットワーク上のオペランドをブロック内の任意の数のコンシューマ命令に送信することをサポートします。
? ry 、TLEI命令（テスト無しイミディエイト命令） ry 。
省13

113: yamaguti 2018/08/12(日)19:17 ID:ltAhnLdz(9/50) AAS
BEｱｲｺﾝ:nida.gif
2chｽﾚ:future

114(2): >>112 2018/08/12(日)19:18 ID:ltAhnLdz(10/50) AAS
AA省

115(1): >>114 2018/08/12(日)19:19 ID:ltAhnLdz(11/50) AAS
BEｱｲｺﾝ:nida.gif
EX
　　EX パイプラインの REGS

　　EX
　　TS

　　OPS0
　　32x32
省13

116(1): >>115 2018/08/12(日)19:20 ID:ltAhnLdz(12/50) AAS
BEｱｲｺﾝ:nida.gif
A. マイクロアーキテクチャ
　図3は、コンパクトEDGEプ ry 例 ry >>114-115 >>114 >>115
? ry 、およびメモリ/データキャッシュアクセスを含む命令およびデータキャッシュおよび5段階パイプライン（従来のインオーダスカラーRISC） LS）。
これは、命令フェッチ（IF）、デコード（DC）、オペランドフェッチ、実行（EX）、およびメモリ/データキャッシュアクセス ( LS ) を含む I/D キャッシュおよび5段階パイプラインを持つほぼ従来型のインオーダスカラ RISC です。
? ry 読み出されます。
インオーダ・プロセッサとは異なり、命令オペランドはレジスタ・ファイルではなくオペランド・バッファから読出され、
省17

117(1): >>116 2018/08/12(日)19:21 ID:ltAhnLdz(13/50) AAS
BEｱｲｺﾝ:nida.gif
B. EDGEデータフロー命令のスケジューリング要件
? 　 ry、コアのリンチピンです。
　命令ウィンドウとスケジューラは、コアの鎹です。
それらの領域、クロック周期、能力、および制限によって、EDGEコアの実現性能と ry が大きく左右されます。

2

　命令スケジューラは、多様な機能と要件を備えています。
省16

118(1): >>117 2018/08/12(日)19:24 ID:ltAhnLdz(14/50) AAS
BEｱｲｺﾝ:nida.gif
　新しいブロックへの分岐では、すべての命令ウインドウレディ状態がフラッシュクリアされる（ブロックリセット）。
しかし、ブロックがそれ自身に分岐すると（ブロックリフレッシュ）、アクティブレディ状態のみがクリアされ、
デコードされたレディ状態は保存されるので、 ry 再フェ ry 必要はない。
ry 節約するための鍵です。
　ソフトウェアクリティカルパスの一部は、依存する命令の1つのチェーン ( 例
? ry 、連続するバックツーバック命令ウェイクアップのためにパイプラインバブルを追加しないことが重要です。
省9

119(1): >>118 2018/08/12(日)19:27 ID:ltAhnLdz(15/50) AAS
BEｱｲｺﾝ:nida.gif
? 　 ry 、予想されるEDGE実装のスペクトルにわたってスケーラブルでなければなりません。各サイクルは、 ry 、1サイクルあたり1〜2の命令を発行します。
　最後に、スケジューラ設計は、予想されるEDGEのスペクトル実装にわたってスケーラブル --
各サイクルは、少なくとも1〜4のデコードされた命令と2〜4つのターゲットレディイベントを受入れ、1サイクルあたり1〜2の命令を発行します -- でなければなりません。
　2つの代替的なデータフロー命令スケジューラ設計を考える：
? ry 、各命令のレディステータスが各サイクルで再評価されます。
FPGAのDフリップフロップ（FF）で命令のレディ状態が明示的に表現されているブルートフォース並列スケジューラでは、各命令のレディステータスが各サイクルで再評価されます。
省2

120: yamaguti 2018/08/12(日)19:28 ID:ltAhnLdz(16/50) AAS
BEｱｲｺﾝ:nida.gif
2chｽﾚ:future

121(1): >>119 2018/08/12(日)19:29 ID:ltAhnLdz(17/50) AAS
BEｱｲｺﾝ:nida.gif
C. 並列命令スケジューラ

BID
T1
T0
ENs

31
省15

122: >>121 2018/08/12(日)19:30 ID:ltAhnLdz(18/50) AAS
BEｱｲｺﾝ:nida.gif
　図4は、図3の命令ウィンドウのための並列命令スケジューラを示す。 >>121
? アクティブ準備完了状態は、ターゲット準備完了イベントT0、T1および ry ）によって設定され、 ry 。
アクティブレディステートは、ターゲットレディイベントT0、T1及びブロードキャストID BID（存在する場合）によってセットされ、さまざまな入力タイプによって修飾されてENをイネーブルにすることに注意してください。
? ry 、1命令準備回路のインスタンス ry 。
32エントリウィンドウの場合、1命令分の回路のインスタンスが32個あります。
どのサイクルにおいても、32個のRDY信号のうちの1つ以上がアサートされてもよい。
省12

123(2): >>123 2018/08/12(日)19:32 ID:ltAhnLdz(19/50) AAS
BEｱｲｺﾝ:nida.gif
?　アクティブ・レディ状態の ry ：
　アクティブレディステータスの6ビットもあります：

? • ryが準備完了です。
• RT, RF: 述語true（false）がレディです。
• R0, R1: オペランド＃0（オペランド＃1）がレディ状態
? • ry 命令を禁止する - 既に発行済み
省10

124(1): >>123 2018/08/12(日)19:34 ID:ltAhnLdz(20/50) AAS
AA省

125(1): >>124 2018/08/12(日)19:36 ID:ltAhnLdz(21/50) AAS
BEｱｲｺﾝ:nida.gif
? ry 述語結果をブロードキャストします。
TLEI（test-lessthan-or-equal-immediate）命令は、チャネル1でその述語評価結果をブロードキャストします ;
? 2つの分岐命令、
2つの分岐命令に付いて、
述語部が夫々 true か false か
? 、この述語の結果を待つ。
省10

126(1): >>125 2018/08/12(日)19:43 ID:ltAhnLdz(22/50) AAS
BEｱｲｺﾝ:nida.gif
D. 並列スケジューラのFPGA実装
　スケジューラの面積とクロック周期を最小限にするには、FPGA回路設計に注意 ry
? 32命令ウィンドウは、準備完了状態のために32 *（6 + 6）= 384FFを、準備完了イベントを復号して各入力の準備完了状態を更新するために32 *多くのLUTを必要とする。
32 個ある命令ウィンドウは、それらのレディステートの為に 32 *（6 + 6）= 384FF を、レディイベントを復号して各入力のレディステートを更新するために32 *多くのLUTを必要とする。
? 　最新のFPGAは、 ry 。
　現代的 FPGA は、一連のLUT（ ry ）とDフリッ ry （FF）をロジッククラスタにまとめ ry
省17

127: yamaguti 2018/08/12(日)19:44 ID:ltAhnLdz(23/50) AAS
BEｱｲｺﾝ:nida.gif
2chｽﾚ:future

128(1): >>126 2018/08/12(日)19:45 ID:ltAhnLdz(24/50) AAS
AA省

129(1): >>128 2018/08/12(日)19:46 ID:ltAhnLdz(25/50) AAS
BEｱｲｺﾝ:nida.gif
　リスト1は、N-entry並列スケジューラー用の `` next readys ''を生成するVerilogです。 >>128
4つのレディ・イベント入力タイプ（述部真、偽、オペランド＃0、オペランド＃1）がありますが、
? ry 、真/オペランド＃1ターゲットから偽/オペランド＃0ターゲットを区別するのに単一のターゲットインデックスビットで十分である。
述部ターゲットイベントがオペランドターゲットイベントと同じサイクルで発生しないことを保証することによって、真/オペランド＃1ターゲットと偽/オペランド＃0ターゲットを区別する為のターゲットインデックスビットは一つで済む。
? N = 32エントリの命令ウィンドウの場合、T0とT1は6ビット{入力＃1：0}である（すなわち、特定の{RT / RF / R0 / R1} .
? IID：5}。
省13

130(2): >>129 2018/08/12(日)19:49 ID:ltAhnLdz(26/50) AAS
BEｱｲｺﾝ:nida.gif
? 　 ry ：LUTまたはキャリーロジックまたはツリー、キャリーロジックゼロスキャン、および ry ワンショット変換を含む、多くの32ビットエンコーダデザインが評価されました。
　優先順位エンコーダ：LUTまたはキャリーロジックの OR ツリー、キャリーロジックのゼロスキャン、およびF7MAP / F8MAPマルチプレクサを使用したワンホット変換を含む、多くの32ビットエンコーダデザインが評価検討されました。
? ry 、2つのLUT遅延で完了する。
現在の設計では、バンク当たり2つの16→4エンコーダを使用し、2つの LUT の遅延で完了する。
ワン・イシュー・プロセッサでは、後続の2：1マルチプレクサがこれらのエンコーダ出力の1つを選択します。
　特に、各16ビットエンコーダ入力I [15：0]はI [15]、I [14:10]、I [9：5]、I [4：0]にチャンクされる。
省8

131(1): yamaguti 2018/08/12(日)19:51 ID:ltAhnLdz(27/50) AAS
BEｱｲｺﾝ:nida.gif
2chｽﾚ:future

132: >>130 2018/08/12(日)19:51 ID:ltAhnLdz(28/50) AAS
BEｱｲｺﾝ:nida.gif
図5：並列スケジューラのFPGA実装

? 　 ry 、およびデコードされた命令バッファ ry 。
　図5は、スケジューラ、プライオリティエンコーダ、およびデコード済命令用バッファを含む図4のザイリンクス7シリーズの実装であり、クリティカルパスが白 ry
　FPGAスライスの2つの水平な行はそれぞれ、命令ウィンドウの4つのエントリに対応します。
左から右へ：

? • 淡黄色：4つの6ビットデコード済み状態フリップフロップ。
省13

133(1): >>131 2018/08/12(日)19:52 ID:ltAhnLdz(29/50) AAS
BEｱｲｺﾝ:nida.gif
? ry 準備完了状態
E. 増分データフロースケジューラレディー状態
　並列スケジューラは簡単ですが、32x12bのレディステート（LUT RAMの数少ないLUT）を維持するために何百ものLUTとFFを消費し、命令ウィンドウのサイズが2倍になるとこの領域も2倍になります。
? また、発行された各命令が多くても2つの他の準備完了状態に影響を与えても（ブロードキャストにもかかわらず）、各命令の次のreadys LUTの各サイクルはすべての命令の準備を再計算します。
又、発行された各命令が大抵 2 つの他のレディー状態に影響を与えても（ブロードキャストにもかかわらず）、LUT での各レディーは次の各サイクルで全ての命令のレディーステートを再計算させます。 ?
? ry 、キュー内のレディ命令のフロンティアを維持し、 ry 。
省3

134: yamaguti 2018/08/12(日)19:53 ID:ltAhnLdz(30/50) AAS
BEｱｲｺﾝ:nida.gif
2chｽﾚ:future

135(4): >>133 2018/08/12(日)19:54 ID:ltAhnLdz(31/50) AAS
BEｱｲｺﾝ:nida.gif
DRDYSS
　　WA ← 　　DC_IID
　　RA ← 　　EVT_IID
　　I ← 　　DC_DRDYS
　　O → 　　READY LOGIC　　DRDYS

ARDYSS
省20

136(2): >>135 2018/08/12(日)19:57 ID:ltAhnLdz(32/50) AAS
BEｱｲｺﾝ:nida.gif
? ry ：準備状態、検証、および準備論理。
（a）設計：レディー状態、検証、およびレディーロジック。

（b）FPGAの実装。

図6： 16エントリスケジューラバンク。

137: >>136 2018/08/12(日)19:58 ID:ltAhnLdz(33/50) AAS
BEｱｲｺﾝ:nida.gif
? 　 ry とFFの `` RAM ''の ry 。
　代わりに、スケジューラはLUT RAMとFF `` RAM '' のハイブリッドを使用します。
? ry 16x4真のデュアルポートLUT RAMのいくつかのバンクに格納され、16x1フラッシュクリア可能セット - 「FC-SO-RAM」
デコードされた（DRT、DRF、DR0、DR1）およびアクティブ（RT、RF、R0、R1）レディ状態は16x4の真のデュアルポート LUT RAM を構成する「 FC-SO-RAM 」に批准する 16 x 1 フラッシュクリア可能セットオンリー RAM であるいくつかのバンクに格納される。
? これには、16個 ry ）すべて。
これは、16個のFF（共通リセット付き）、16個のライトポートアドレスデコーダ（8個の5,5-LUT）、16：1のリードポートマルチプレクサ（4個の6-LUT、2個のMUXF7、1個のMUXF8）の全 3 つのスライスで構成されています。
省11

138(1): >>136 2018/08/12(日)20:00 ID:ltAhnLdz(34/50) AAS
AA省

139(2): >>138 2018/08/12(日)20:01 ID:ltAhnLdz(35/50) AAS
BEｱｲｺﾝ:nida.gif
F. インクリメンタルなデータフロースケジューラの設計、運用、実装
　スケジューラのコア（図7）は次のように構成されています。

• INSN: 2つのターゲットイベントフィールドを持つデコードされた命令
• EVT0, EVT1: 偶数/奇数ペンディングイベントレジスタ
• 偶数/奇数イベントマルチプレクサ、プリデコードされたセレクトによって制御される
• SCH0, SCH1: 偶数/奇数16エントリスケジューラバンク
省23

140: yamaguti 2018/08/12(日)20:02 ID:ltAhnLdz(36/50) AAS
BEｱｲｺﾝ:nida.gif
2chｽﾚ:future

141(2): >>139 2018/08/12(日)20:03 ID:ltAhnLdz(37/50) AAS
AA省

142(1): >>141 2018/08/12(日)20:05 ID:ltAhnLdz(38/50) AAS
BEｱｲｺﾝ:nida.gif
（b）FPGAの実装。

? ry 、デコードされた命令バッファ、レディキューを含む。
図7： 32エントリスケジューラ、デコード済命令バッファ、レディキュー。

? 　ry データフロー実行は次のように実行されます。
　バックエンドのデータフロー実行継続は次の様に承認されます。
? ry 、両方のREADYが否定されます。
省19

143: >>139 2018/08/12(日)20:11 ID:ltAhnLdz(39/50) AAS
BEｱｲｺﾝ:nida.gif
>>139
>　図1の最初のEDGEコードブロッ

>>109 >>109-110 >>110

144(1): >>142 2018/08/12(日)20:14 ID:ltAhnLdz(40/50) AAS
BEｱｲｺﾝ:nida.gif
? 　 ry 、多くのエラスティックFIFOレディキュー ry 。
　キュー：このデザインでは、多くの弾力的 FIFO レディキューとイベントキューが採用されています。
? アップダウンカウンタと ry 。
それらは小さく且つ高速でありアップダウンカウンタとザイリンクスSRL32CE 32ビット可変長シフトレジスタLUTで構成されています。
DCRDYQに加えて、現在の設計には2つの他のレディキューがあります。
? 　ISRDYQ：命令が発行され、それが2つを目覚めさせ、偶数命令が次に発行し、奇数命令がISRDYQにキューイングされるときの「1つの問題」の設計では、
省12

145(1): >>144 2018/08/12(日)20:16 ID:ltAhnLdz(41/50) AAS
BEｱｲｺﾝ:nida.gif
　パフォーマンス：図7aのラベル0〜6は、スケジューラクリティカルパスの各ポイントへの「LUT遅延」の数を示します。図7bの白いパスです。 >>141
? ry を含む4.3 nsです。
Kintex-7 -1スピードグレードでは、INSNクロックトゥーアウト、EVTマルチプレクサ、SCH1のAVSリードポートマルチプレクサ、ARDYS_NXTとREADYロジック、IIDセレクタ、INSNSリード、およびINSNセットアップを含めて 4.3 ns です。
? ry LUTローカルMUXF7 / MUXF8 / CARRY4ネットの使用 ry 。
ここで、相互接続遅延は、比較的短いネットとLUTローカルなMUXF7/MUXF8/ CARRY4ネットなりの使用を反映するクリティカルパスのわずか70％です。
? ry バックトゥーバック問題が排除されます。
省1

146(1): >>145 2018/08/12(日)20:17 ID:ltAhnLdz(42/50) AAS
AA省

147(1): >>146 2018/08/12(日)20:18 ID:ltAhnLdz(43/50) AAS
BEｱｲｺﾝ:nida.gif
　表2は、2つのデータフロースケジューラ設計の違いをまとめたものです。 >>146
インクリメンタルスケジューラのコアは、並列スケジューラのサイズの3分の1以下ですが、キューとマルチプレクサの追加オーバーヘッドが追加されるとサイズの利点が小さくなります。
? ry 、エリア*期間のメトリック ry 。
インクリメンタルスケジューラも高速で、エリア*時間のメトリックは2.6倍優れています。

7

しかし、並列スケジューラはいくつかの強引な利点を保持しています。
省12

148(1): >>147 2018/08/12(日)20:18 ID:ltAhnLdz(44/50) AAS
BEｱｲｺﾝ:nida.gif
IV. 結論
? 　 ry 取り組みを紹介します。
　本稿では、FPGAのための実用的な ry に向けた取組を紹介しました。
ASICのより単純な高ILPマイクロアーキテクチャに最適化された新しいEDGE命令セットアーキテクチャが、FPGAに適しているか、または汎用ソフトプロセッサがスカラーRISC低速レーンに停滞しているかどうか ry
　我々は、2つの異なるデータフロー命令スケジューラ設計と ry を検討した。
? ry 、いずれかのデザインのFPGAリソースコストとクロック周期の影響は限定的であり、 ry 。
省3

149(1): yamaguti 2018/08/12(日)20:19 ID:ltAhnLdz(45/50) AAS
BEｱｲｺﾝ:nida.gif
2chｽﾚ:future

150(2): >>148 2018/08/12(日)20:21 ID:ltAhnLdz(46/50) AAS
BEｱｲｺﾝ:nida.gif
参考文献
? ry 、「FPGAでRISCをつくる」、 ry
[1] J. Gray、1996年8月、「 FPGA で自家製 RISC をつくる」、外部ﾘﾝｸ[ppt]:fpgacpu.org
[2] ----、「FPGAにRISCシステムを構築する」サーキットセルラーインク、no。 116 - 118、March、April、2000年5月。
[オンライン]。利用可能な：外部ﾘﾝｸ[pdf]:fpgacpu.org
[3]アルテラ・コーポレーション、「Niosエンベデッド・プロセッサ・ソフトウェア開発リファレンス・マニュアル」、2001年3月。
省12

151(1): >>150 2018/08/12(日)20:22 ID:ltAhnLdz(47/50) AAS
BEｱｲｺﾝ:nida.gif
[9] R. Carli、柔軟なMIPSソフトプロセッサアーキテクチャ、修士論文、マサチューセッツ工科大学、2008年5月
[10] K. AasaraaiとA. Moshovos、「実行可能な順序外ソフトコアへ：コピーフリー、チェックポイント付きレジスタの名前変更、
フィールドプログラマブルロジックとアプリケーションに関する第19回国際会議の講演会、2009年8月。
[11] BH Dwiel、NK Choudhary、およびE. Rotenberg、「多様なスーパースカラー・プロセッサのFPGAモデリング」、
? ry 」、2012年、188〜199頁。
IEEE国際シンポジウム「システムとソフトウェアの性能解析」論文集、2012年、 pp 188〜199頁。
省8

152(2): >>151 2018/08/12(日)20:23 ID:ltAhnLdz(48/50) AAS
BEｱｲｺﾝ:nida.gif
[14] C. Kim、S. Sethumadhavan、MS Govindan、N. Ranganathan、D. Gulati、D. Burger、およびSW Keckler、
? ry 、2007年、381〜394頁。
「構成可能な軽量プロセッサ」、第40回マイクロアーキテクチャシンポジウム講演予稿集、2007年、 pp 381〜394頁。
[15] B. Robatmili、D. Li、H. Esmaeilzadeh、S. Govindan、A. Smith、A. Putnam、D. Burger、およびSW Keckler、
? 「ヒューズブル ry 」
「フューザブルダイナミックマルチコアアーキテクチャのための効果的な予測とフォワーディングの実装方法」
省6

153(1): >>152 2018/08/12(日)20:27 ID:ltAhnLdz(49/50) AAS
BEｱｲｺﾝ:nida.gif
>>105-152
2chｽﾚ:future
>184 yamaguti 180727 0129 pBBIx/eO?2BP(0)
> >>46 >>173 >>152-183
> Google 翻訳
>
省6

154: >>153 2018/08/12(日)20:33 ID:ltAhnLdz(50/50) AAS
BEｱｲｺﾝ:nida.gif
>>153
外部ﾘﾝｸ[pdf]:arxiv.org
Twitterﾘﾝｸ:jangray
外部ﾘﾝｸ[pdf]:www.cs.utexas.edu
外部ﾘﾝｸ[pdf]:www.cs.utexas.edu
外部ﾘﾝｸ[pdf]:www.microsoft.com
省2

上下前次 1-新書関写板覧索設栞歴

あと 70 ﾚｽあります
ｽﾚ情報赤ﾚｽ抽出画像ﾚｽ抽出歴の未読ｽﾚ AAｻﾑﾈｲﾙ

ぬこの手ぬこTOP 0.043s