【EP3】DE0で始めるVerilog HDL【C16】

ﾘﾛｰﾄﾞ規制です｡10分ほどで解除するので､他のﾌﾞﾗｳｻﾞへ避難してください｡

192(1): 2012/01/25(水)13:46 ID:FOVxjR+w(1/2) AAS
wikiの正確さの問題はあるが、
この波形はとうみてもPWMなんだが。

外部ﾘﾝｸ[svg]:en.wikipedia.org

193: 2012/01/25(水)13:50 ID:FOVxjR+w(2/2) AAS
ああわかった。
>>191おまえしょーもないちゃちゃ入れるなや。
密度でも、ibitのパルス時間幅単位のwidthでもいっしょだろが。