【EP3】DE0で始めるVerilog HDL【C16】 (263ﾚｽ)
上下前次1-新
抽出解除 必死ﾁｪｯｶｰ(本家) (べ) 自ID ﾚｽ栞 あぼーん
204(1): 2012/03/27(火)22:41 ID:7fF8aHdk(1) AAS
>>203
Quatusでの作業のPin配置指定が間違ってるんじゃないの？
SW[9]に接続されてるポートがリセットになってるとか、
CLKになってるとか、
そんなミスじゃね？
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.011s