【EP3】DE0で始めるVerilog HDL【C16】 (263ﾚｽ)
【EP3】DE0で始めるVerilog HDL【C16】 http://rio2016.5ch.net/test/read.cgi/denki/1310362001/
上
下
前次
1-
新
通常表示
512ﾊﾞｲﾄ分割
ﾚｽ栞
抽出解除
必死ﾁｪｯｶｰ(本家)
(べ)
自ID
ﾚｽ栞
あぼーん
187: 774ワット発電中さん [sage] 2012/01/23(月) 01:07:49.37 ID:5mSdDnH/ PCM方式で16bit サンプリング周波数48kHzと同等の情報量を持たせるために PWM方式で必要なパルス周波数とタイマー精度ってどーなるの？ SACD発売当初、CDをディジタルでPWM変換するんじゃなくCDのアナログ出力を DSDレコーディングしてSACDとして販売してるのがあったが、これだと明らかに 情報量がCDよりスポイルされてるはずなので、がっかりした記憶がある。 http://rio2016.5ch.net/test/read.cgi/denki/1310362001/187
190: 774ワット発電中さん [sage] 2012/01/23(月) 08:55:44.63 ID:5mSdDnH/ DSDってPWM作るときの時間間隔は単にサンプリング周波数単位なん？ 別にタイマ回してるわけじゃないのか・・・ ビットレートなら、PCMは16bitx44.1kHzなら706kbpsなんでこの時点で 方式の違いっていうより2.8Mbpsの現行SACD仕様の情報量が多くて当然てことだよな。 PCM 24bit 192kHzなら4.6Mbpsだから、このレベルならどーよってことだけど、 PCMのサンプリング周波数ってのは、実装上上げれば上げるほどノイズフロアも上昇するので、 単純に品質向上するわけじゃないんだけどDSDも同じ問題があると思うんだが？ http://rio2016.5ch.net/test/read.cgi/denki/1310362001/190
ﾒﾓ帳
(0/65535文字)
上
下
前次
1-
新
書
関
写
板
覧
索
設
栞
歴
ｽﾚ情報
赤ﾚｽ抽出
画像ﾚｽ抽出
歴の未読ｽﾚ
AAｻﾑﾈｲﾙ
Google検索
Wikipedia
ぬこの手
ぬこTOP
0.880s*