【74/TTL】ロジックICとか論理素子を使い倒せ! Part1【GreenPAK】 (319ﾚｽ)
上下前次1-新
ﾘﾛｰﾄﾞ規制です｡10分ほどで解除するので､他のﾌﾞﾗｳｻﾞへ避難してください｡
1(1): 2024/03/31(日)11:18 ID:Fl+501Pc(1/7)調 AAS
【74/TTL】ロジックICとか論理素子を使い倒せ!【GreenPAK】
ロジックICのスレが無いので建てました。
とは言えTTLだけではネタが続かないので、以下の話題歓迎!
・変わった74シリーズの紹介、使い倒し
→ 74LVC1G97/98、マジお勧め!
・Tr/FETで論理回路
→ 1個でインバータ、並べればワイヤードOR回路
・SPLDのGreenPAK
→ 俺的には基板設計の革命だと思う
・PIC/AVR/PSoC内のCLC
→ PIC/AVRにCLC-構成可能なロジックセルとか、聞いてねぇ～
・MCUもPLD的なロジックICだ!! (暴論w)
→ マイコンだってAND/ORする低速論理素子じゃね?
220(1): 02/20(木)13:02 ID:sioatDVr(1/3)調 AAS
質問です。
D-FFにクロックを入れると、1/2の周波数で Q /Q が同時反転します。
しかしクロックのエッジでしか動きません。
これをレベルで動くような素子ってありますでしょうか?
周波数を1/2するのではなく、レベル入力で Q /Q が同じに変化して欲しいのです。
ＣＬＫ−−−＋−−−−−−−−ＯＵＴ1
＋−−ＮＯＴ−−−ＯＵＴ2
だとOUT2が遅くなってしまいます。
これが同時に変化するような素子ってありますか?
−−−＋−−−非ＮＯＴ−−−ＯＵＴ1
＋−−−−ＮＯＴ−−−ＯＵＴ2
だと酷似はしますが、
本当の意味での時間ずれ無しにはならないと思うんです
221: 02/20(木)13:11 ID:BaNho60P(1)調 AAS
そりゃ、配線が1mm違っても時間差は出るだろうよ。
同時って何なんだろうな。
222(2): 02/20(木)13:17 ID:sioatDVr(2/3)調 AAS
ありがとうございます。底までのことを言ってはいません。
冒頭にあるようにD-FFのQ /Qの関係が得られればと思っています。
D-FFのQ /Qの関係とは、1つの部品で反転がしたいです。
ゲート2個使えばそれぞれのtpdでD-FFより大きいスキューが出てしまうと思うんです。
223: 02/20(木)15:06 ID:zeYzwZRi(1)調 AAS
74HC74の等価回路を見て考えてみては？
224: 02/20(木)16:01 ID:SCIQkrTv(1/2)調 AAS
>>222
7474はエッジだけど、7473はレベルではなかったかな？(うろ覚え)
シングルを差動信号に変換したいのなら、RS-422/485送信デバイスが選択肢になるかも
225: 02/20(木)16:03 ID:SCIQkrTv(2/2)調 AAS
>>222
あと、クロックバッファICにも差動にしてくれるのがあるよ。
分周込みで
226: 02/20(木)16:48 ID:B9K2gByc(1)調 AAS
7473はJK
7474の出力は、Qがインバータ(実際はNAND)を通って/Qに出てく。
485のドライバとかもそうだね。
227(1): 02/20(木)17:43 ID:9m5Q1iJw(1)調 AAS
そもそもDーFFのQ ~Qが対称な回路だけど論理的に同時ではなく
ロジック２段分遅れるので
https://www.krrk0.com/d-flip-flop/
そういう設計してはダメなものと思うが
インバーターの方がはやいかな
228(3): 02/20(木)18:42 ID:sioatDVr(3/3)調 AAS
みなさんありがとうございます。
たしかにTC74HC74の等価回路を見るとQのほうが多段になっていますね。
しかしデーシートのtpLH tpHLの値は分かれていない同じ値です。
LVCゲートで3ns(ゲート2段分)の遅れが取りたいと思っています。
FF系はエッジ動作なので、レベルで動くものは内かなと思っています。
229: 02/20(木)18:42 ID:ay5OCM9O(1/2)調 AAS
>>227
コモンモードチョークコイルを噛ませれば軽減されるよ
230: 02/20(木)19:06 ID:ay5OCM9O(2/2)調 AAS
>>228
3ns!? RS-485デバイスでも厳しかも。
振幅レベルが許されるなら、LVCMOS - LVDS変換ICの出番な気がする
231: 02/20(木)20:14 ID:LjbDshln(1)調 AAS
>>228
レベルで動くって何なんだよ？
単にバッファとインバータでいいんだろ？
レベルで動くっていうとラッチのことだぞ。
232: 02/20(木)23:23 ID:1kyUsEv+(1)調 AAS
>>228
ルネのISL3295E、差動スキューが3ns max (Vcc 3.3V)
これでよくね？
233(1): 02/22(土)15:19 ID:F5/vwoNg(1)調 AAS
まぁ差動アンプを入れるかバランだろうな(アナログ万能論)
234: 02/22(土)17:21 ID:HjdWfmFj(1)調 AAS
>>233
その後、どうしたんだろうな。
差動にしたいのならコンパレータを2回路使う手もある。
同じ経路を通すから理屈的にはスキューがゼロ
235: 02/22(土)19:09 ID:aVvG/Jz/(1)調 AAS
たしかに「レベルで動く差動出力」みたいなことを
言ってたから、まさにコンパレータやな
236(2): 02/22(土)19:57 ID:E4GL4frB(1)調 AAS
VCC (exor) CLK → -Q
GND (exor) CLK → Q
CMOSなら完全対称でしょ
（TL→h = Th→Lと仮定して）
237(1): 02/22(土)20:41 ID:O+xuccTl(1)調 AAS
>>213
スパゲティという言葉は、プログラム言語が抱えていた問題点を指したもので、下手な人を馬鹿にする悪口になったのは後付けだよ
238: 02/23(日)08:34 ID:INz1TEiR(1)調 AAS
>>236
良いアイデア！
239: 02/23(日)19:38 ID:uJrpfy9f(1)調 AAS
>>237
初めて聞いた
240: 02/23(日)22:18 ID:vHvbnHjv(1)調 AAS
ENIACの頃はホントに電線とプラグでプログラミングしてたから
リアルスパゲッティよ
241(1): 02/24(月)17:39 ID:aQh2jVez(1/4)調 AAS
ただのバッファでもピン間スキューは実測値で500psくらい
242: 02/24(月)17:43 ID:uG94fMvp(1)調 AAS
CMOSだとただのバッファはインバータ2段だしな
243: 02/24(月)18:09 ID:aQh2jVez(2/4)調 AAS
SN74LVC1G19: Delay matching A to Y1 & Y2
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1051836/sn74lvc1g19-delay-matching-a-to-y1-y2
1G19。保証はしないけれどスキューは1ns以下だそうだ
244: 02/24(月)18:21 ID:Ol50j/q8(1)調 AAS
>>241
0.5nsなら10倍して、1bitパルス幅5nsなら実用性ありそう(200Mbps? ホンマかいな?)
それにしても>>236氏のEX-OR案が駿逸!! このアイデア使えば、GreenPAKをRS-485の送受信に使えそう。
245: 02/24(月)18:57 ID:aQh2jVez(3/4)調 AAS
CMOS Ex-ORゲートの中身って凄い最適化されてんのな
https://i.imgur.com/14WTqLu.jpeg
246: 02/24(月)19:41 ID:aQh2jVez(4/4)調 AAS
最適化というより、MOSFETスイッチで内部インバーターを生かしたりスキップしたりしてるのね。むしろシンプル
247(1): 02/24(月)22:24 ID:dhWFjNse(1)調 AAS
This device buffers the data on input A and passes it to the
outputs 1Y (true) and 2Y (complement) when the enable (E) input signal is LOW.
https://www.nexperia.com/product/74LVC1G19GV
ってあるから素直にその用途で74□□1G19を使ってあげようぜ
248: 02/25(火)10:40 ID:m1a5G4jC(1)調 AAS
>>247
その用途って何だよ?
>>220 が想定してる用途が何だかわかんないんだぞ。
249: 02/25(火)16:01 ID:7Emq5eNa(1)調 AAS
コッククロフト🧑🍳ウォルトン回路やろ
250(1): 名無し募集中。。。 02/26(水)02:56 ID:WqqqDJzN(1)調 AAS
ワイの巨大エリンギも真っ黒極太やで？(ﾎﾟﾛﾝ
251: 02/27(木)00:30 ID:e8QuOgAS(1)調 AAS
>>250
その古い傘付きの2SC372は仕舞っとけ
252: 03/01(土)11:14 ID:ZYhR8xu5(1)調 AAS
774
7474
253: 03/01(土)15:26 ID:DTIrx+Wk(1)調 AAS
> 素直にその用途で74□□1G19を使ってあげようぜ
デコーダなんだから、素直にと言われてもな～w
NxperiaのLVC2G86とLVC1G19との遅延時間見ると、どっちでもいいかなぁ～
254(1): 03/05(水)07:46 ID:jG33BGqW(1)調 AAS
74LVシリーズ、74LVCシリーズのスキュー保証
https://i.imgur.com/Nf4v6uf.jpeg
255: 03/05(水)23:25 ID:huxBEURa(1)調 AAS
>>254
そんな事を言っちゃうメーカーは何処だぁ～(?_?) と思えばTIなのか。
ちゃんとした日本語だし、東芝にLVCは無かったと思うし、ルネサスか?とオモタ
すごいやん
256(1): 03/26(水)21:18 ID:oRNFUkpm(1)調 AAS
16V8とか22V10がアリエクで出てるから買っちゃった。
257(1): 03/26(水)22:32 ID:CyKriGqK(1)調 AAS
>>256
今知ったんだけど、GALasmで作るの？
それとも他のツール？
258(2): 03/27(木)07:56 ID:Pw0PTruB(1)調 AAS
>>257
WinCUPLの予定だけどハンドアセンブルでも難しくはないよ
259: 03/27(木)14:22 ID:q5Uri77V(1)調 AAS
>>258
へぇ～
俺はやった事ないからなんか尊敬
260: 03/28(金)20:33 ID:0SZ7FCzu(1)調 AAS
>16V8とか22V10が
palとかgalとか書籍で読んだことがある
261: 03/28(金)23:15 ID:K9XV2wpz(1)調 AAS
PAL GAL PEEL
262(1): 04/12(土)22:34 ID:HlVBiMQ0(1)調 AAS
最近・・・っても昨年だけどNANDでフリッププロップ（負論理RS-FF）提案。パルス幅が小さくてトリガがかからないということでラッチ回路
TTLでフリップとか完全に忘れてて苦労したわ。でもこういう無駄知識今でも役立つのな
263(1): 04/13(日)05:51 ID:CXk3ncmD(1)調 AAS
>>262
グルーロジックは苦労するよね。
ブレッドボードでも事前評価出来るけど、微妙なところは基板が出来上がってからになるし、それでバグってると作り直し…周囲の目が痛い(^^;
それでGreenPAKに逃げましたとさv(^^)
264(1): 08/01(金)12:15 ID:dA742NXx(1)調 AAS
さっき発見したんだが…
GreenPAKの.gp6ファイルの中味はXML、そしてCopilotはXMLファイルを生成出来る。
つまりCopilotでGreenPAK回路を自動生成出来るかもしんない…
265(1): 08/01(金)14:45 ID:3SNFUiJR(1)調 AAS
>>263
GPakって、中の部品の性能って、どれも中途半端ということはない?
CPUを内蔵したら、SoCになっちゃう。
266: 08/02(土)03:38 ID:ymIJYS/w(1)調 AAS
>>265
うーん、使い方次第かな。
例えば機能的ならNAND, NOR, DFFとかのグルーロジックなら強力で、ヘタすれば10個くらいのロジックを1個で済みコスパがいい。
一方、シフトレジスタ74HC164/165なら1個がせいぜいでコスパわりぃ～。
でもユニーク機能使うとすげ～コスパ良く、リセットICx2個 + 電源シーケンサx2個分くらいは1個で済んでしまう。
速度的なら内部はMHzで動き、SPIくらいならレベルシフター付きMux/Demuxにもなる。
あるいは1Msps以下のADC/DACにもなっちまう。
でもCPLD代わりだといまいちビミョーw そんな感じ
267(1): 08/11(月)12:48 ID:c+fg/HQt(1/2)調 AAS
>>264
> CopilotでGreenPAK回路を自動生成出来るかも
この後、即座に玉砕したw
しか～し今日、魔法の呪文「○○を純粋な構造記述でVHDLでモデル化して」を発見した＼(^-^)／
この呪文を使えばANDやORの組合せ回路と、DFFの順序回路で記述してくれる。
つまり、CopilotでロジックIC回路やGreenPAK回路の自動設計が可能＼(^-^)／
さらに「74HC165を純粋な構造記述でVHDLでモデル化して」の呪文でシミュレーションモデルもほいほい手に入るし。
これは電子回路設計の革命かも～♪
268: 08/11(月)13:34 ID:c+fg/HQt(2/2)調 AAS
おまけ
>>258
CopilotでもPLDは書いてくれそう。ABELやCUPLがまぁ良さげ。
https://i.imgur.com/IcIHWaG.png
ただ74HC595とか複雑な順序回路はムリ～とすぐギブアップw
GreenPAKを設計させるには向いてなく、そこはVHDLなのね。ふーん
269(1): 08/11(月)13:35 ID:AU51Cc6a(1)調 AAS
>>267
GreenPakはロジックから実装出来ないだろ。よっぽど簡単なやつなら別かもだけど。
270(1): 08/17(日)08:22 ID:lpegz1TM(1/7)調 AAS
あっ、CopilotではなくGeminiだった(汗)
>>269
ロジックから…ってどういう事？
手で書き写す事にはなるが、構造記述させれば組合せと順序回路だから難しくは無いよ
271(1): 08/17(日)10:05 ID:FZEm8AFR(1/4)調 AAS
>>270
GreenPak使ったことある？
とりあえず開発ツール入れて使ってみ
272(1): 08/17(日)16:43 ID:lpegz1TM(2/7)調 AAS
>>271
バリバリ使ってるけど？
273: 08/17(日)17:15 ID:lpegz1TM(3/7)調 AAS
あとこのスレ的なネタ
74HC165のパラレル入力・シリアル出力と、74HC164/595のシリアル入力・パラレル出力な石がある。
この3つを合体させた石に74HC299があるんだけど、最近はどこも生産終了。しかも高い。
しか～し74VHC9164って石を東芝が出してて8ビットのパラレル入出力, シリアル入力, およびシリアル出力。しかも164/165/595より若干お安い。
もう164/165/595は要らないね
274(2): 08/17(日)19:13 ID:FZEm8AFR(2/4)調 AAS
>>272
じぁあ、HC595作ってアップしてみてよ
275(1): 08/17(日)20:26 ID:lpegz1TM(4/7)調 AAS
>>274
簡単じゃん!w
276(1): 08/17(日)21:19 ID:FZEm8AFR(3/4)調 AAS
>>275
バリバリ使ってるし簡単だよね、言うだけだし。
277(3): 08/17(日)22:02 ID:lpegz1TM(5/7)調 AAS
>>274
ちなみに Gemini君に構造記述させるとこんな↓風になる
https://i.imgur.com/o744RhD.jpeg
278(1): 08/17(日)22:06 ID:lpegz1TM(6/7)調 AAS
>>276
あっ! もしかしてキミ、作れ無いんでしょ!w
SLG46826とかで普通にやるとリソース不足になって断念したんでしょ?w
279(1): 08/17(日)22:19 ID:FZEm8AFR(4/4)調 AAS
>>278
FFが20個くらいあるからリソースは足りるよね。
でも、>>277 からどう変換する？
ってか、その記述必要？
280: 08/17(日)22:43 ID:lpegz1TM(7/7)調 AAS
>>279
SLG46826で普通にDFFに使えるのは17個で足りないの、知らないんだ～w
74HC595は工夫しないと入らないのさ。
ほら、素直に「作り方教えて下さい」って頭下げれば？
> でも、>>277 からどう変換する？
見て回路が思い浮かばないの？主要部分は74HC74が並んでいるだけじゃん
281(3): 08/18(月)17:08 ID:0+dAz7jS(1)調 AAS
74HC595の続き
普通にやると17個で足りない、嘘やんorz HC595に必要なDFFは16個。何勘違いしたんだかorz
さて、HC595は去年書いた筈…とHDD探しても出てこないorz
しょ～がないからバージョンアップして投下
https://i.imgur.com/lSYFMrJ.png
これのポイントはMFのDLYをDFFとして使うとこ。これなら一般LUT/DFFがごっそり未使用になって、HC595＋その他機能も要れられるv(^^)
ただI/Oピンのほぼ全てをHC595が消費しているから削らないとw
282(1): 08/18(月)19:42 ID:86nLRo+G(1/2)調 AAS
>>281
ちょっと勉強になった。ありがとう。
元々は、AIに記述させるって話だったでしょ？
>>277 の記述は 74HC595のデータシート見れば書いてあるんだし、結局、機能から自分で書いてるんだから、AI関係なくね？
283: 08/18(月)21:48 ID:I2C/1hI+(1/4)調 AAS
>>282
元ネタがDFFの羅列なHC595だったからね。AIに書かせても同じDFFの羅列になるのは仕方ないわな。
では例えば人が設計するとクソ面倒臭い4bit ALU 74HC181。これをAIにやらせると即座に返答が。しかも構造記述させるとGreenPAKに落とし込み出来てしまう。
https://i.imgur.com/k1L62KP.jpeg
外部仕様(やりたい事)を伝えれば内部設計に実装までしてくれるから、こんなに楽な事はないや。
ただ最近のGemini君、反抗期なのか勝手に簡略化して実装しやがんのw
この点、Copilot君のほうが真面目かもしんないw
284: 08/18(月)21:58 ID:I2C/1hI+(2/4)調 AAS
> 一般LUT/DFFがごっそり未使用
ピンさえあれば12bit版 HC595にもなるけど、9倍もお高いGreenPAKに実装しても勿体ないね >>281
やはりそこはロジックICの使い倒しが一番!!
285(1): 08/18(月)22:02 ID:86nLRo+G(2/2)調 AAS
そのへんはGreenPakじゃなくてFPGA使うべきだよね。
GreenPakはアナログ回路と上手く組み合わせて使わないと意味ないでしょ。
Forgeにはちょっとだけ期待してるんだけどまだまだみたい。
286: 08/18(月)22:18 ID:I2C/1hI+(3/4)調 AAS
もう少し語る(^^;
>>281
> 普通にやると17個で足りない、嘘やんorz
もし足りない場合、MFのDLY以外にPipe Delayが使える。最短設定でDFF 3個分。
確か最長で16bitだったと思うけど、途中1ヵ所しか取り出せないからHC164代わりにならないのが残念。
> これのポイントはMFのDLYをDFFとして使うとこ。
DLYの不自由なところがCLKがOSCか隣のMFに制限されるとこ。外部クロックには直結出来ない。
回避するためOSC0に繋ぎ、OSC0を外部クロック入力にするのも隠れたポイント
287: 08/18(月)22:34 ID:I2C/1hI+(4/4)調 AAS
>>285
そこはお値段と、部品レイアウト次第かな。
例えば最安FPGAなICE40LP384、384LEで規模32倍なのにお値段はたった1.6倍。GreenPAK 2つにするならICE40が安いw
一方FPGAにすると信号が集まってしまい、GreenPAKのスキマに入れる的な使い方に難がある。
ケースバイケースって事で
288: 08/19(火)07:49 ID:idW+dP0S(1)調 AAS
＞・変わった74シリーズの紹介、使い倒し
じゃなくて
・74シリーズの変わった使い方
なら前にこんなのがあったな
たった1ピンでHC595を使ってみる
https://k-ichi.blogspot.com/2019/07/hc595.html
海外サイトにも似たようなのがいくつかあって1ピンで16*2LCD駆動の作例とかあった
マイコン内蔵RGBLEDの駆動シーケンスにちょっと似てるかも
289: 08/21(木)01:23 ID:31tLFa+D(1)調 AAS
有用性がよくわからないけど
8bit送ったら自動ラッチする595みたいなのが作れるということ？
290: 08/21(木)04:15 ID:CoQjTTER(1)調 AAS
読んだけどタイトルが悪いや。正しくは「PICのたった1ピンで、HC595を制御する」だね。
HC595側はバリバリ複数ピン使ってる
291: 08/21(木)05:26 ID:pzopmnBb(1)調 AAS
マイコンのポートを1ピンしか使用しないで7seg-LEDを点灯したり16*2キャラクターLCDに表示したりに使えそうだな
292: 08/21(木)07:00 ID:eXRVmZTH(1)調 AAS
WS2812
293: 08/22(金)04:31 ID:/BbV6cVQ(1)調 AAS
UART TXだけあればキャラ送信出来るんじゃね？
294(2): 09/03(水)22:13 ID:rxCXdXj+(1)調 AAS
74hcとかでそれ受信できるんかね？
295: 09/03(水)22:20 ID:pUjviZ1N(1)調 AAS
今はマイコンがすごく安いので速度を問わなければあまり意味無いな
296: 09/03(水)22:26 ID:b8OUeVp0(1)調 AAS
UARTじゃ、速度うんぬんも意味ないだろ
297: 09/04(木)11:43 ID:zfz6dUIh(1)調 AAS
>>294
GreenPAK使ったほうが簡単だな
298(1): 09/04(木)17:33 ID:mu6fpN9j(1)調 AAS
GreenPakじゃ無理
299(1): 09/04(木)23:51 ID:L17GLdpz(1)調 AAS
>>298
そうか？
例えば9600bpsの x16は153.6kHz。これに対し25MHzクロックを163分周して153.4kHz(-0.15%)をCNTで作る。
そしてこのCNTをスタートビットから作ったワンショトでリセットすれば、DLL風なクロック再生回路の出来上がり。
最後はDFFを8個並べたシフトレジにクロックを食わせてデータをラッチ。
出来そうな気がするな
300: 09/05(金)04:32 ID:Vd+lyVFo(1/2)調 AAS
> 25MHzクロックを163分周
ちがーう(^_^;
163カウントだったorz >>299
301(1): 09/05(金)08:53 ID:3BM6WoZw(1)調 AAS
>>294
ロジックICだけで作ってる強者がいた、やるな！
https://elchika.com/article/58ad41f0-50fc-4171-99a2-5ad5531116cd/
302(1): 09/05(金)10:23 ID:03aACoQd(1)調 AAS
昔は全部74シリーズでやってたんだよ。
ロジアナが役立ったのはその頃。
74シリーズで面白いやつ見つけたり、トリッキーな回路考えたり楽しかったよね。
今はシミュレーション出来るから簡単だけどつまらん。
303(1): 09/05(金)23:35 ID:Vd+lyVFo(2/2)調 AAS
>>302
> 面白いやつ見つけたり、トリッキーな回路考えたり楽しかったよね
いや、このスレはそのためにあるんだが(汗)
それで>>301の回路、ロジックICを10個使用だけど、74HC595の出力ラッチをのぞき
304: 09/06(土)09:13 ID:VY4HuIf1(1/7)調 AAS
書いてる途中で力尽きてるw >>303
> 74HC595の出力ラッチをのぞき
出力ラッチを除き、ロジックIC 10個をGreenPAK 1個で置換え可能。
こういう用途でのGreenPAKは、とんでもないコスパを発揮するなぁ～
305(2): 09/06(土)10:28 ID:VY4HuIf1(2/7)調 AAS
ロジックIC談義(の前置き)
meyon'sさんのUART受信の詳細はここ↓
https://meyon.gonna.jp/study/electronic/10463/
(NGに引っ掛かるからぶつ切りポスト)
306(1): 09/06(土)10:31 ID:VY4HuIf1(3/7)調 AAS
>>305の続き
その原典は↑のページから辿ってもらって、見比べると原典はスタートビットの検出が甘い、クロック同期せずに受信してる、の2つの問題を抱えているね。
307: 09/06(土)10:34 ID:VY4HuIf1(4/7)調 AAS
>>306の続き
(原典のURLがNGだったか、面倒くさいね)
見比べると原典はスタートビットの検出が甘い、クロック同期せずに受信してる、の2つの問題を抱えているね。
meyon'sさんはそこら辺もキチっと対処してて、meyon'sさん版が完成版の位置付けと言えそう。
それにしてもmeyon'sさん版は基本に忠実で美しいな。このまま教科書に載せても良いレベルだし、GreenPAK化するソースとしてもいいね。
308(2): 09/06(土)11:40 ID:VY4HuIf1(5/7)調 AAS
>>305の本題
ただmeyon'sさん版にもまだ改良の余地はあるね。
UARTはビットズレするとアウトだから、クロックの周波数偏差は±5%以内に制限される。2人共ここを気にしたのだろう、水晶発振回路にしてる。
NE555だと±10%あってダメだが、CD4541なら手元の計算で±2.5%。使える。
そのため発振回路と分周器を1つにして水晶の削除が可能。クロック同期して16分周するHC161も1個削除可能。
ただこれだとクロックがダダ漏れでパルストレインにするならもう1つのHC161は残す必要があるだろう。
一方、パルストレインを載せるならHC595は不要でHC164で済むはず。
309: 09/06(土)12:17 ID:VY4HuIf1(6/7)調 AAS
>>308の続き
さらにCD4541のクロックズレを抑えるなら、各ビットのトランジションによって常に再同期させればより完璧。
まぁ、連続"0"だと効果は無いけどストップビットには確実に反応する。
RC発振器でもUARTならなんとかなるって事で
310: 09/06(土)23:19 ID:VY4HuIf1(7/7)調 AAS
>>308のその後
> CD4541なら手元の計算で±2.5%
この案をAI(Copilot)に食わせた結果…
「否 : CD4541は100kHzまでしか発振出来ません」
お～～、お主なかなかやるな orz
結果、MHz帯のRC発振ならHCU04が安定性で最適。
分周にはMHz帯が受けられるHC4060が最適。
パルストレインにはHC4060のQ7(8パルス分)をHC164に食わせ、2パルス分遅延させて10パルス分にするのが最小構成解なのが分かった。
オリジナル回路に比べてスッキリになりそう
311(1): 09/11(木)11:44 ID:krVMK45s(1/2)調 AAS
1G97はセレクタとして構成出来る訳だが…
セレクタとして構成し出力Qを入力Aに繋ぐ。入力Bはデータ。
するとセレクタSにHを入力すると、入力BをラッチするDラッチ回路になるんじゃね？
312(1): 09/11(木)12:14 ID:Iv5bMLfi(1)調 AAS
コンデンサ付けると安心かも
313: 09/11(木)15:34 ID:krVMK45s(2/2)調 AAS
>>312
どこに？入力Aとか？
セレクタのラッチ期間を十分に取れば問題ない気がする
314: 09/14(日)09:16 ID:0z/O815k(1/2)調 AAS
TI社のフォーラムに質問してみた >>311
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1564726/sn74lvc1g97-d-latch
問題ないってさ、どこまで真面目に考えてくれたか分からんけど。
これで1G373より安価なDラッチゲットーw
しかもDiode社ならメチャ安
1G97にこんな手があったとはねー
315(1): 09/14(日)11:30 ID:0z/O815k(2/2)調 AAS
また1G97で変な事を思いついたw
In0(3)='H'にする"2-input NAND gate with one inverted input"構成にした時の真理値表は以下
IN | OUT
In2|In1| Y
6 | 1 | 4
A# | B |
L | L | L
L | H | H (←)
H | L | L (←)
H | H | L
Bをプラス、A#にマイナスの差動信号を繋ぐと簡易差動レシーバになるね。
Vcc=2.3Vなら±240mV(480mV)と感度悪いけど、基板外に1mとか2m延ばす程度の用途ならシングルより安定動作が期待出来そう。
316: 09/29(月)03:11 ID:NhP3G1wb(1/2)調 AAS
このなんちゃって>>315差動レシーバ、ちょっと回路付け加えるとそこそこ実用になりそう。
まずCMC(コモンモード・チョークコイル)を追加すれば、同相ノイズをある程度除去出来る。
さらにデュアルFETで差動アンプの追加。真面目にやればコンパレータだろうが、1G97には高過ぎて勿体ないw
デュアルFETなら安いので10円弱、ちょっと良いので20円弱。
効果は抜群で、検討したらLVDSが受けられそう。CMRRも40dBは行ける。
317(1): [Sage] 09/29(月)22:18 ID:Pm38QWnp(1)調 AAS
必死だなぁ
318: 09/29(月)23:57 ID:NhP3G1wb(2/2)調 AAS
>>317
そう？本人は結構楽しんでいるんだが(笑)
319: 09/30(火)00:07 ID:YEbPrh9Y(1)調 AAS
ちなみLVCMOSに変換するLVDSレシーバは60円弱。
速度に制限出るものの、それが20円弱とか10円弱のデュアルFETで代替え出来るとこが俺的なツボ。
制限と言ってもLVCMOS受けも制限になるから、あまり問題にはならんが。
デュアルFETもロジック素子の一種って事でお目こぼしを
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.084s
