【74/TTL】ロジックICとか論理素子を使い倒せ! Part1【GreenPAK】 (319ﾚｽ)
上下前次1-新
抽出解除 必死ﾁｪｯｶｰ(本家) (べ) 自ID ﾚｽ栞 あぼーん
ﾘﾛｰﾄﾞ規制です｡10分ほどで解除するので､他のﾌﾞﾗｳｻﾞへ避難してください｡
304: 09/06(土)09:13 ID:VY4HuIf1(1/7)調 AAS
書いてる途中で力尽きてるw >>303
> 74HC595の出力ラッチをのぞき
出力ラッチを除き、ロジックIC 10個をGreenPAK 1個で置換え可能。
こういう用途でのGreenPAKは、とんでもないコスパを発揮するなぁ～
305(2): 09/06(土)10:28 ID:VY4HuIf1(2/7)調 AAS
ロジックIC談義(の前置き)
meyon'sさんのUART受信の詳細はここ↓
https://meyon.gonna.jp/study/electronic/10463/
(NGに引っ掛かるからぶつ切りポスト)
306(1): 09/06(土)10:31 ID:VY4HuIf1(3/7)調 AAS
>>305の続き
その原典は↑のページから辿ってもらって、見比べると原典はスタートビットの検出が甘い、クロック同期せずに受信してる、の2つの問題を抱えているね。
307: 09/06(土)10:34 ID:VY4HuIf1(4/7)調 AAS
>>306の続き
(原典のURLがNGだったか、面倒くさいね)
見比べると原典はスタートビットの検出が甘い、クロック同期せずに受信してる、の2つの問題を抱えているね。
meyon'sさんはそこら辺もキチっと対処してて、meyon'sさん版が完成版の位置付けと言えそう。
それにしてもmeyon'sさん版は基本に忠実で美しいな。このまま教科書に載せても良いレベルだし、GreenPAK化するソースとしてもいいね。
308(2): 09/06(土)11:40 ID:VY4HuIf1(5/7)調 AAS
>>305の本題
ただmeyon'sさん版にもまだ改良の余地はあるね。
UARTはビットズレするとアウトだから、クロックの周波数偏差は±5%以内に制限される。2人共ここを気にしたのだろう、水晶発振回路にしてる。
NE555だと±10%あってダメだが、CD4541なら手元の計算で±2.5%。使える。
そのため発振回路と分周器を1つにして水晶の削除が可能。クロック同期して16分周するHC161も1個削除可能。
ただこれだとクロックがダダ漏れでパルストレインにするならもう1つのHC161は残す必要があるだろう。
一方、パルストレインを載せるならHC595は不要でHC164で済むはず。
309: 09/06(土)12:17 ID:VY4HuIf1(6/7)調 AAS
>>308の続き
さらにCD4541のクロックズレを抑えるなら、各ビットのトランジションによって常に再同期させればより完璧。
まぁ、連続"0"だと効果は無いけどストップビットには確実に反応する。
RC発振器でもUARTならなんとかなるって事で
310: 09/06(土)23:19 ID:VY4HuIf1(7/7)調 AAS
>>308のその後
> CD4541なら手元の計算で±2.5%
この案をAI(Copilot)に食わせた結果…
「否 : CD4541は100kHzまでしか発振出来ません」
お～～、お主なかなかやるな orz
結果、MHz帯のRC発振ならHCU04が安定性で最適。
分周にはMHz帯が受けられるHC4060が最適。
パルストレインにはHC4060のQ7(8パルス分)をHC164に食わせ、2パルス分遅延させて10パルス分にするのが最小構成解なのが分かった。
オリジナル回路に比べてスッキリになりそう
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.025s