8 インチAndroidタブレット総合 Part52 (536ﾚｽ)
上下前次1-新
抽出解除 必死ﾁｪｯｶｰ(本家) (べ) 自ID ﾚｽ栞 あぼーん
ﾘﾛｰﾄﾞ規制です｡10分ほどで解除するので､他のﾌﾞﾗｳｻﾞへ避難してください｡
527: ちゃんばば (ﾜｯﾁｮｲ bbb1-fB1J) 08/06(水)11:46 ID:1RBJUlWD0(1/2)調 AAS
>>522
微細化は今もやってるでしょ。ゲート長の微細化はリーク電流の関係で無理になったけど。
22nmネタだと
>3nm、2nm半導体プロセスが実寸法を表していない理由
www.tel.co.jp/museum/magazine/report/202311_02/
によると、
>半導体の微細化が進みMOSトランジスタの構造が22nmプロセスノードになると、2次元構造のプレーナ型からFinFET（図3）と呼ばれる3次元構造に変わり始めた。最初に導入したのはIntelだ。従来のプレーナ型はチップ表面に沿って電流が流れたが、FinFETでは平面に垂直な壁に沿って電流が流れるようになる。このため、FinFETトランジスタ平面の面積は、プレーナ型よりも小さくなった。
と、「22nmプロセスノード」頃に「2次元構造のプレーナ型からFinFET（図3）と呼ばれる3次元構造に変わり始めた」って、引用元が前後するが、
>半導体プロセスノードの寸法はメタルピッチ（配線幅+間隔）で表していた
>かつて、半導体プロセスノードの「〇〇nm」はMOSトランジスタのゲート長（図1）を指していた。ゲート長は、nチャンネルMOSトランジスタの場合、電子がソースからドレインへ走行する長さを表し、短くなればなるほど、短時間で移動できるため、微細化で性能が向上する。そこで、この長さを最少寸法とした。ただし、余りにも短くしすぎると、短チャンネル効果と呼ばれる現象でリーク電流が増えてしまう。その結果、消費電力も増えてトランジスタを高集積化できなくなる。そこでゲート長の微細化ではなく、配線の幅や間隔を狭くするようになり、最小寸法はメタルピッチ（配線幅+間隔、図2）で表現されるようになった。
と、ゲート長を指すんじゃ無くて今はメタルピッチに変わった。
書店では売れ筋の本を平置きしてるが、本のサイズを文庫本の1/10とかにすれば沢山置けるみたいなのは無理だから、沢山置きたければ立てて置けばみたいな構造だよ。
露光で変化させるのを沢山やって作るのだよな？相当難しそう。
最近はトップ集団にサムスンは付いて来れていない気がする。
話を戻すが、ゲート長の微細化は無理だから立体化させてゲートの長さはリーク電流が小さい所を維持しようとしてて、メタルピッチは小さくなってて、6nmに比べて12nmは同じ回路で4倍の面積を使う。
反復横跳びをお前は2倍の距離でやれ、みたいな状況は電気の回路でもしんどいはずだぞ。
あと、P22Tってアンツツ10万点くらいだっけ？
アンツツ200万点や300万点のCPUは、20倍や30倍の電気は食わんよな。
529: ちゃんばば (ﾜｯﾁｮｲ bbb1-fB1J) 08/06(水)13:23 ID:1RBJUlWD0(2/2)調 AAS
>>528
「スペース効率を良くする方向」を微細化と言うのでは？
微細化とはゲート長の微細化だけを指すって昔の考えから脱せないのな。
6nmと12nmは同じ微細化と言い張ってるのか？
俺はゲート長しか見ませんよと。何処のサイズだと思ってるのよ？
曖昧な記憶だが、昔、インテルのCPU対してAMDのはリーク電流が大きく、リーク電流の絶縁が出来てないって記事ばかりだったが、AMDの技術者が、ゲート長を小さくしたらオフの時のゲート間のリーク電流が大きくなるのは物理現象で、ここを絶縁するのは半導体では無くなるので構造上無理、インテルはゲート長を小さくせずに小さな回路を作ってる、みたいな事を言って。
出来る訳無い論やどんな構造論から、立てて論や立体構造論とか出てきたら、インテルがゲロって、その後構造とか晒した覚えが有る。
きっと特許の関係で、特許取ってバレるのは仕方が無いと考えたのだろう。
デスクトップのPC用での話。
そこから各社オレオレ構造の立体的？意地でも立体とは言わない？ゲート構造のを発表して作り出した。
で、揉めた。
そんな曖昧な記憶がある。
>でもいずれ限界は来る
は同感。シリコン半導体では、もうちょいで行き詰まる。
でも、冷却しながらの積層化とかで炭素とか高温で動作するのとか、光スイッチとかのも有るし、電子1,2個のスイッチ技術とか出来ればまだまだ行けそう。
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.043s