[過去ﾛｸﾞ] 【骨髄反射】INTEL厨 vs AMD厨 Part21【ｴｸﾞｾﾞｸﾃﾌﾞ】 (797ﾚｽ)
上下前次1-新
抽出解除 必死ﾁｪｯｶｰ(本家) (べ) ﾚｽ栞 あぼーん
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ
714(2): 04/04/03 00:36 ID:rI3O72Sy(1/5)調 AAS
デコード前のx86命令がどんな命令かを記憶しておく必要性が
わからないんだけど・・・
何故もとの命令が識別できる必要があるの？
724(2): 714 04/04/03 01:53 ID:rI3O72Sy(2/5)調 AAS
ダメだ、まだわからん。
トレースキャッシュ内のμOPは並び順どおり実行されるだけじゃないの？
何故キャッシュヒットしてるときにx86命令がまた出てくる必要が？
・・・つか俺トレースキャッシュの構造自体が間違って把握してる？
727(2): 04/04/03 02:09 ID:rI3O72Sy(3/5)調 AAS
＞実行パイプラインはマイクロオペレーションを実行していくが、
＞その中に分岐がある場合、その分岐の履歴はマイクロオペレーション・ベースの
＞トレース・キャッシュも指すようになっている。
＞もし、トレース・キャッシュに詰め込まれたマイクロオペレーションにヒットすれば、
＞もはやx86命令のデコードは実行されず、直接トレース・キャッシュ内の
＞マイクロオペレーションを使って、メインの実行パイプラインが
＞動作していくのである。
>>712で挙がってた記事を読んでるとこう書いてあるし、
実行時にx86命令のアドレスからトレースキャッシュ内のμOPの位置を
割り出すわけじゃないと思う
757(4): 04/04/03 10:43 ID:rI3O72Sy(4/5)調 AAS
>>756
RISCの命令は固定長が基本だから並べるのはナシでは。
64bit即値のロードは、デコーダで
16bitのロード命令４つとかに分割されるものかと思われ。多分。
μOPのサイズが32bit程度なら。
つかIA32eとかの64bit拡張のじゃなくて、現状の32bitデータのロードも
16bitのロード命令２つに分割されてるかと。きっと。
770(1): 04/04/03 12:39 ID:rI3O72Sy(5/5)調 AAS
>>763
なるほどー、カコイイ格納方法してるねぇ・・・
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ
ぬこの手 ぬこTOP 0.078s*