[過去ﾛｸﾞ] 【LGA2066】Cascade Lake-X、Skylake-X Part27 (1002ﾚｽ)
上下前次1-新
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ
527: (ﾜｯﾁｮｲ 0db1-kbnc) 2021/07/21(水)10:56 ID:T6AQzXUs0(1) AAS
みんなThreadripperの登場に感謝しないとな。Threadripperがでてなければ
10980XEなんて18コアで25万前後はしたかもしれないぞ。おかげで12万前後だぞ
その前のCore i9 7980XEや9980XEはみんな初値25-27万前後だったよね？
>>520
正解。
528: (ｽｯｯﾌﾟ Sdfa-79JK) 2021/07/21(水)12:24 ID:CmKrdf4Zd(1) AAS
こんなスレで自演してなにが楽しいの？
529: (ﾜｯﾁｮｲ 5a73-f6wj) 2021/07/21(水)13:55 ID:O5nu8UyJ0(1) AAS
79 Socket774 (ﾜｯﾁｮｲ 95b1-kbnc) sage 2021/07/20(火) 18:46:41.86 ID:K5tPyJ8x0
そりゃNVIDIAはアーキテクチャが違うから、ドライバの開発チームのリソースも限られてるんだが
直近だとMaxwellが二世代に渡ったと思うが、中身まで同系と言えたのかは調査しないと不明だな
んで、新しい世代ほどドライバの開発リソースを割くのは当然の話だろ？
530: (ﾜｯﾁｮｲ 4a7e-hLv5) 2021/07/31(土)18:57 ID:IPSQdxha0(1) AAS
>>517
まあ10980xeは5950xより動画エンコ性能は上だよ
当然っちゃ当然だけど
531: (ﾜｯﾁｮｲ 9f58-9OmX) 2021/08/21(土)02:15 ID:TlRowU3W0(1) AAS
10980xe、全コア4.5ギガ程度なら1.100vでも余裕で周るやん
なんでマザボ(prime x299 a2)はあんなに盛ろうとするんや
adaptiveで電圧の上限下限決めれるようにならんもんなのか
532: (ﾜｯﾁｮｲ 6e76-Y/PZ) 2021/08/31(火)20:56 ID:m8wIPKzD0(1) AAS
skylake-Xもwin11対象になったか
533: (ｱｳｱｳｱｰ Sa4f-lgl5) 2021/09/18(土)22:33 ID:/UPg/OAVa(1) AAS
Sapphire Rapids-X
534: (ﾜｯﾁｮｲ 9776-jOHa) 2021/09/18(土)23:01 ID:irPWZg/50(1) AAS
skylake-X・X299は息が長かった
名機
535: (ﾜｯﾁｮｲ 7f81-W1il) 2021/09/19(日)07:28 ID:T7oElgFb0(1/11) AAS
PCIeは4.0飛び越して5.0対応でx64くらいになるかね。PCHもAlderみたいに4.0 x8になるか。
メモリは-Xで何ch解放するかね。最大コア数にも寄ると思うけど6か8か？
Alderが先にDDR5、PCIe 5.0対応するから、-X出たときにメモリやSSDがいい状況になってるといいね。
536(1): (ﾜｯﾁｮｲ 7f81-W1il) 2021/09/19(日)07:31 ID:T7oElgFb0(2/11) AAS
PCIe 5.0 x16 + PCIe 4.0 x8 に見合うメモリ帯域ってことだと、DDR5-4800だと6chは必要かも。
537: (ﾜｯﾁｮｲ 7f81-W1il) 2021/09/19(日)07:32 ID:T7oElgFb0(3/11) AAS
>>536 間違えた
× PCIe 5.0 x16
◎ PCIe 5.0 x64
538: (ﾜｯﾁｮｲ 7f81-W1il) 2021/09/19(日)10:51 ID:T7oElgFb0(4/11) AAS
DDR5って、１つのDIMMの中が2chに分かれてるんだね。
多コア化が進んだから、この方が都合がいいのかな？
539: (ｽｯﾌﾟ Sd3f-cuPl) 2021/09/19(日)11:12 ID:nttTB9lAd(1/3) AAS
かんけいないっしょ
540: (ﾜｯﾁｮｲ 7f81-W1il) 2021/09/19(日)11:30 ID:T7oElgFb0(5/11) AAS
メモリアクセスって、タイミング待ちが多いんじゃない（メモリ帯域ベンチみたいな特別なアクセスパターンを除けば）。
そうすると、別のコアのメモリアクセスが１つのDIMM宛てに生じたとき、
DDR4だと下記みたいに２つのリクエストをシリアルに処理するしかなくて、
コマンド−−タイミング待ち−−データ転送（64bitt幅で最少8回バースト転送）、コマンド−−タイミング待ち−−データ転送（64bitt幅で最少8回バースト転送）
これがDDR5だと、下記のように並列に処理できて、細かい単位のアクセスで効率上がるとか。
コマンド−−タイミング待ち−−データ転送（32bitt幅で最少16回バースト転送）
コマンド−−タイミング待ち−−データ転送（32bitt幅で最少16回バースト転送）
バースト転送はDDRだから16回でも8クロックだけど、CLなんかは40クロックとか。（OCメモリでもDDR5-4800なら20クロック台か）
541(1): (ｽｯﾌﾟ Sd3f-cuPl) 2021/09/19(日)11:41 ID:nttTB9lAd(2/3) AAS
シングルコアだろうがマルチコアだろうが
(メインメモリのレイテンシ的には)
同時に複数のアクセス要求がある
542(1): (ﾜｯﾁｮｲ 7f81-W1il) 2021/09/19(日)11:43 ID:T7oElgFb0(6/11) AAS
メモリ負荷テストツールのHCI Memtest何かは小さい単位でアクセスしてそうだから、それのフルスレッド実行の
カバレジ100%当たりの所要時間なんかで見えてくるかな。
うちのW-3175Xだとメモリ設定で下記にような感じで、転送レート（バースト転送部分の速度）よりもタイミングが小さい方が速かったりする。
y-cruncherのπ計算やLinpackなんかも後者が速い。
DDR4-4000 CL16-17-17-34-2T 100%当たり51分丁度くらい
DDR4-3800 CL15-16-16-32-1T 100%当たり57分台辺り
543: (ﾜｯﾁｮｲ 7f81-W1il) 2021/09/19(日)11:45 ID:T7oElgFb0(7/11) AAS
>>542 HCI Memtestの所要時間が逆だった
DDR4-4000 CL16-17-17-34-2T 100%当たり57分台辺り
DDR4-3800 CL15-16-16-32-1T 100%当たり51分丁度くらい
544: (ﾜｯﾁｮｲ 7f81-W1il) 2021/09/19(日)11:51 ID:T7oElgFb0(8/11) AAS
>>541 今のCPUは賢いからそりゃそうだけど、そこは大事なとこじゃないｗ
545: (ｽｯﾌﾟ Sd3f-cuPl) 2021/09/19(日)12:20 ID:nttTB9lAd(3/3) AAS
だから多コア関係ない
シングルスレッドでも有効
546: (ﾜｯﾁｮｲ 7f81-W1il) 2021/09/19(日)12:28 ID:T7oElgFb0(9/11) AAS
CPUに比べてメモリはかなり遅い訳で、もっと速くやってもよかったんじゃないかって気もするね。
上下前次1-新書関写板覧索設栞歴
あと 456 ﾚｽあります
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.161s*