[過去ﾛｸﾞ] CPUアーキテクチャについて語れ 44 (987ﾚｽ)
上下前次1-新
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ
1: 過去スレ 2018/06/29(金)19:56 ID:IpLVNs44(1/3) AAS
Part42 2chｽﾚ:jisaku
Part41 2chｽﾚ:jisaku
Part40 2chｽﾚ:jisaku
Part39 2chｽﾚ:jisaku
Part38 2chｽﾚ:jisaku
Part37 2chｽﾚ:jisaku
Part36 2chｽﾚ:jisaku
Part35 2chｽﾚ:jisaku
Part34 2chｽﾚ:jisaku
Part33 2chｽﾚ:jisaku
省2
968: 2018/12/20(木)06:10 ID:CU8AcvV4(2/8) AAS
MIPS32R6やMIPS64R6はMIPSがImagination Technologies傘下の時にできた命令セットで
それまでのMIPSとはバイナリ互換性がなくAndrooidで売り込むために作られた命令セット
MIPS32R6やMIPS64R6は採用例がほとんどないMIPSアーキテクチャ
ほとんどのMIPS採用例はMIPS32R2からMIPS32R5、MIPS64R2からMIPS32R5になってる
969: 2018/12/20(木)06:18 ID:CU8AcvV4(3/8) AAS
>>945
デンソーは新しいnanoMIPSの方を使いたいんじゃないの？
デンソーはそもそもMIPSの利点と考えてるのはI-Classの製品のハードウェアマルチスレッドであって
MIPSのISAそのものじゃないんだよな
nanoMIPSで発表されたI7200もI-Classでハードウェアマルチスレッドに対応してる
今回のオープンソース化にはnanoMIPSは含まれてないようだしね
CPUコアはARMだけじゃない、デンソーとイマジネーションテクノロジーズが共同研究
http://monoist.atmarkit.co.jp/mn/articles/1611/15/news043.html
MIPS、初のnanoMIPS命令セット対応CPUコア「I7200」
https://pc.watch.impress.co.jp/docs/news/1120074.html
970: 2018/12/20(木)06:24 ID:CU8AcvV4(4/8) AAS
ちなみにMicrochipのPIC32に採用されてるのはM4KのMIPS64R2とmicroAptivのMIPS64R3、M5150のMIPS64R5だけ
MIPS64R6のI6400はPezy SC2の汎用コアとして採用されたが
Pezy SC2を採用したスパコンはXeonを使っていてほとんど汎用コアとしては活用されてない模様
971: 2018/12/20(木)06:30 ID:CU8AcvV4(5/8) AAS
MIPSのオープンソース化といってもほとんど死にかけてるMIPS32R6やMIPS64R6じゃ、意味ないね
これらは本来のMIPSではないし、新しいアーキテクチャと言ってもいい
972: 2018/12/20(木)06:58 ID:4jRPaFZD(1) AAS
栄枯衰退
973: 2018/12/20(木)06:58 ID:CU8AcvV4(6/8) AAS
https://wavecomp.ai/mipsopen/
What happens if I’m using an earlier version (i.e. R5 or lower) of the MIPS ISA?
MIPS Open focuses on promoting and proliferating the latest version of the MIPS ISA, Release 6.
If existing customers using earlier MIPS ISA versions would like to take advantage of the latest MIPS architecture advancements,
they may do so under the MIPS Open license.
However, earlier MIPS customers and other MIPS Open licensees must follow the terms and conditions of the MIPS Open license
and cannot “mix” their licenses or earlier-licensed deliverables with the MIPS Open license.
974: 2018/12/20(木)07:11 ID:CU8AcvV4(7/8) AAS
結局MIPSのオープンソース化と喜んだけど
ほとんど使われてないMIPS32R6とMIPS64R6のオープンソース化だったわけだよな
しかもオープンなのは命令セットだけで、
MIPS32R6やMIPS64R6の実際の設計されたコアがオープンになったわけでもない
ぬか喜びしちゃったよ
975: 2018/12/20(木)07:21 ID:CU8AcvV4(8/8) AAS
MIPS32R6、MIPS64R6のコアはこれだけあるがほとんど採用例なし
ちなみに今のMIPSはパフォーマンス重視のP-Class、
ミドルレンジでハードウェアマルチスレッド対応のI-Class
組み込み用のP-Classに分かれてる
P-Class P6600
I-Class I6400、I6500
M-Class M6200、M6250
976: 2018/12/20(木)13:03 ID:W2rhMKle(1) AAS
んなことよりepic購入報告はよ
977(1): 2018/12/20(木)17:59 ID:fSxcUTTm(1) AAS
https://www.arm.com/company/news/2018/12/new-arm-technology-will-strengthen-driver-trust
Cortex-A65AEはSMTをやる
978(1): 2018/12/20(木)18:05 ID:WHoPXBY+(1) AAS
>>977
SMTは近年セキュリティ問題が大量に発覚してるが、
そのへんは対策できてるのかな？
979: 2018/12/20(木)21:28 ID:ezo60aya(1) AAS
>>960
誰に聞いたかによるな
980(1): 2018/12/20(木)21:33 ID:i2eB9YAS(1) AAS
次スレは？
981: 2018/12/20(木)22:39 ID:omApdKM8(1/2) AAS
>>978
CPUの設計次第かな
L1TFはキャッシュが他スレッドから推測される脆弱性との合わせ技だし
ポート競合によるレイテンシ増加を読むPortSmachの回避策はポートに依存しないコードを書く
つまり「ZENマイクロアーキテクチャは、Intelのようなポートの競合の問題が少ない。」という後藤の記事を鵜呑みにするならばZenはIntelよりPortSmachでの推測がしにくいCPUって事になる
982: 2018/12/20(木)22:43 ID:omApdKM8(2/2) AAS
>>980
>>954
983: 2018/12/20(木)22:48 ID:8OsN7mLt(1) AAS
もしかしてSunny CoveがLEAを増やしてきたのはその対策？
984: 2018/12/21(金)18:40 ID:ILPnbRcO(1) AAS
組み込み用なら同じプロセスのスレッド以外は混ぜないSMTとかやっても良さそう
985: 2018/12/21(金)19:50 ID:ppgDyLOs(1) AAS
AppleはiOS11とiOS12で完全64bitに移行したけど、
A11やA12のCPUは32bitモード（ARMv7ベース）を非搭載かな？
986: 2018/12/22(土)01:22 ID:nPrjW25R(1) AAS
オプソ化って簡単にできるの？権利関係とかめんどくさそうなんだけど。
987: [!omikuji !dama] 2019/01/02(水)04:24 ID:bohZ5NTX(1) AAS
次スレ
CPUアーキテクチャについて語れ 45
2chｽﾚ:jisaku
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.150s*