63(1): 名前は開発中のものです。 [sage] 2012/12/31(月) 23:43:32.17 ID:dplgqzsF(1) AAS
CHR-RAM直打ちでいちいちキャラクタを書き換えているのが
ソルスティスの技術。上位オブジェクトの重なりと非描画判定は凄い。

後にラグランジュポイントはCHR-RAMって8KBなんかな。あのパターン
量を見ると8KBではなさそう。
セリフ用の文字画像部分を足して16KB搭載かつセリフウィンドウ部分
で割り込みバンク切り替えしているんじゃないかと推測しとるんだけど。
それともただのCHR-RAMなのだろうか。

180(2): 名前は開発中のものです。 [sage] 2014/04/22(火) 20:21:50.77 ID:SP0raU7v(1/4) AAS
>>175

ソース読ませてもらったけど、
ldy #0
sty $2001
で、PPUのレンダリング止めると、PPUのバスが空くので
その間は自由にVRAMアクセスできたと理解していたんだが
違っていたかな？

そうであれば、HBlank待つ必要ないので、パレット書き換えで
非表示になるライン数を減らせると思う。

あと、割り込み時にはiフラグが立った状態でルーチンが
呼ばれるので sei は要らないと思う。

外部ﾘﾝｸ:wiki.nesdev.com

393(1): 名前は開発中のものです。 [sage] 2015/06/20(土) 19:48:15.52 ID:JHwpVc0c(1) AAS
2番目のサイトのパレット、
>実際には12色の中に同じ色を入れないといけなかったりして、12色フルに使うことはできないでしょう。
の解説希望。俺の仕様ではこんな制約はないんだが。

546(3): 名前は開発中のものです。 [] 2022/03/29(火) 22:57:50.51 ID:SFxLAwoX(1) AAS
>>543
こういう風に繋がっているけど、どのように動作するかイメージわく？

PPUのアドレス線 PA0 〜PA9 → CHR-ROMのアドレス線 A0〜A9 に接続
PPUのアドレス線 PA10〜PA12 → Mapperのチップに接続(バンクレジスタの選択)
PPUのアドレス線 PA13 → CHR-ROMのCEに接続(PPUアドレス $0000-$1fffの時にCHR-ROMの出力が有効になる)
Mapperのチップのバンクレジスタの出力 6bit → CHR-ROMのアドレス線 A10〜A15 に接続
PPUのデータ線 PD0〜PD7 → CHR-ROMのデータ線 D0〜D7 に接続