8 インチAndroidタブレット総合　Part52

8 インチAndroidタブレット総合　Part52 (922ﾚｽ)
上下前次1-新
通常表示 512ﾊﾞｲﾄ分割ﾚｽ栞
抽出解除ﾚｽ栞

ﾘﾛｰﾄﾞ規制です｡10分ほどで解除するので､他のﾌﾞﾗｳｻﾞへ避難してください｡

527: ちゃんばば (ﾜｯﾁｮｲ bbb1-fB1J) [] 2025/08/06(水) 11:46:31.08 ID:1RBJUlWD0

>>522
微細化は今もやってるでしょ。ゲート長の微細化はリーク電流の関係で無理になったけど。
22nmネタだと
>3nm、2nm半導体プロセスが実寸法を表していない理由
www.tel.co.jp/museum/magazine/report/202311_02/
によると、
>半導体の微細化が進みMOSトランジスタの構造が22nmプロセスノードになると、2次元構造のプレーナ型からFinFET（図3）と呼ばれる3次元構造に変わり始めた。最初に導入したのはIntelだ。従来のプレーナ型はチップ表面に沿って電流が流れたが、FinFETでは平面に垂直な壁に沿って電流が流れるようになる。このため、FinFETトランジスタ平面の面積は、プレーナ型よりも小さくなった。
と、「22nmプロセスノード」頃に「2次元構造のプレーナ型からFinFET（図3）と呼ばれる3次元構造に変わり始めた」って、引用元が前後するが、
>半導体プロセスノードの寸法はメタルピッチ（配線幅+間隔）で表していた
>かつて、半導体プロセスノードの「〇〇nm」はMOSトランジスタのゲート長（図1）を指していた。ゲート長は、nチャンネルMOSトランジスタの場合、電子がソースからドレインへ走行する長さを表し、短くなればなるほど、短時間で移動できるため、微細化で性能が向上する。そこで、この長さを最少寸法とした。ただし、余りにも短くしすぎると、短チャンネル効果と呼ばれる現象でリーク電流が増えてしまう。その結果、消費電力も増えてトランジスタを高集積化できなくなる。そこでゲート長の微細化ではなく、配線の幅や間隔を狭くするようになり、最小寸法はメタルピッチ（配線幅+間隔、図2）で表現されるようになった。
と、ゲート長を指すんじゃ無くて今はメタルピッチに変わった。

書店では売れ筋の本を平置きしてるが、本のサイズを文庫本の1/10とかにすれば沢山置けるみたいなのは無理だから、沢山置きたければ立てて置けばみたいな構造だよ。

露光で変化させるのを沢山やって作るのだよな？相当難しそう。
最近はトップ集団にサムスンは付いて来れていない気がする。

話を戻すが、ゲート長の微細化は無理だから立体化させてゲートの長さはリーク電流が小さい所を維持しようとしてて、メタルピッチは小さくなってて、6nmに比べて12nmは同じ回路で4倍の面積を使う。
反復横跳びをお前は2倍の距離でやれ、みたいな状況は電気の回路でもしんどいはずだぞ。

あと、P22Tってアンツツ10万点くらいだっけ？
アンツツ200万点や300万点のCPUは、20倍や30倍の電気は食わんよな。

http://egg.5ch.net/test/read.cgi/android/1752726079/527

上下前次1-新書関写板覧索設栞歴

ｽﾚ情報赤ﾚｽ抽出画像ﾚｽ抽出歴の未読ｽﾚ

ぬこの手ぬこTOP 0.030s