[過去ﾛｸﾞ]
Intelの次世代技術について語ろう 119 (1002ﾚｽ)
Intelの次世代技術について語ろう 119 http://egg.5ch.net/test/read.cgi/jisaku/1701184942/
上
下
前次
1-
新
通常表示
512ﾊﾞｲﾄ分割
ﾚｽ栞
抽出解除
必死ﾁｪｯｶｰ(本家)
(べ)
ﾚｽ栞
あぼーん
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索
歴削→次ｽﾚ
栞削→次ｽﾚ
過去ﾛｸﾞﾒﾆｭｰ
742: Socket774 [sage] 2023/12/30(土) 10:49:22.33 ID:WvfG0UIp >>738 クロック落としつつ積層していけばコストパフォーマンスがどんどん悪化していくだろ http://egg.5ch.net/test/read.cgi/jisaku/1701184942/742
743: Socket774 [sage] 2023/12/30(土) 11:01:09.53 ID:WvfG0UIp >>740 それはハイブリッドボンディング自体の技術制約じゃないから 複数チップをまとめてSoIC接続のブリッジで繋ぐようになってゆくだろう カスケード接続でSoICを数珠繋ぎに連結したりとかも可能になるだろう http://egg.5ch.net/test/read.cgi/jisaku/1701184942/743
755: Socket774 [sage] 2023/12/30(土) 20:05:26.21 ID:WvfG0UIp >>754 無理なんて言ってないが NANDの3Dは構造自体が2Dとは別物 セルが垂直方向に連なる構造でゲートはホールで一括形成 だから多層化するほどメモリセルあたりのコストが下がっていく この構造は回路が均一なメモリーだから可能 なのでDRAMにおいても同様の3D化の研究が行われている 対して現在のロジックの3D積層というのは 一層一層のそれぞれが通常のロジック工程で作られた普通のチップ さらに積層する工程にもコストと歩留まりの負荷がありコストが上昇する ロジックチップの3D化としては pFETとnFETを垂直に積む2層構造で密度を上げるCFETが計画されている ただしそこから先、複数層にわたりロジック回路を積み上げるような構造への転換は困難 とても見通せるような状況には至っていない http://egg.5ch.net/test/read.cgi/jisaku/1701184942/755
上
下
前次
1-
新
書
関
写
板
覧
索
設
栞
歴
ｽﾚ情報
赤ﾚｽ抽出
画像ﾚｽ抽出
歴の未読ｽﾚ
AAｻﾑﾈｲﾙ
Google検索
Wikipedia
ぬこの手
ぬこTOP
0.133s*