[過去ﾛｸﾞ] Intelの次世代技術について語ろう 119 (1002ﾚｽ)
上下前次1-新
抽出解除 必死ﾁｪｯｶｰ(本家) (べ) ﾚｽ栞 あぼーん
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ
742(1): 2023/12/30(土)10:49 ID:WvfG0UIp(1/3) AAS
>>738
クロック落としつつ積層していけばコストパフォーマンスがどんどん悪化していくだろ
743: 2023/12/30(土)11:01 ID:WvfG0UIp(2/3) AAS
>>740
それはハイブリッドボンディング自体の技術制約じゃないから
複数チップをまとめてSoIC接続のブリッジで繋ぐようになってゆくだろう
カスケード接続でSoICを数珠繋ぎに連結したりとかも可能になるだろう
755(1): 2023/12/30(土)20:05 ID:WvfG0UIp(3/3) AAS
>>754
無理なんて言ってないが
NANDの3Dは構造自体が2Dとは別物
セルが垂直方向に連なる構造でゲートはホールで一括形成
だから多層化するほどメモリセルあたりのコストが下がっていく
この構造は回路が均一なメモリーだから可能
なのでDRAMにおいても同様の3D化の研究が行われている
対して現在のロジックの3D積層というのは
一層一層のそれぞれが通常のロジック工程で作られた普通のチップ
さらに積層する工程にもコストと歩留まりの負荷がありコストが上昇する
省4
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.138s*